IP_IP是什么意思

定制IP如何赋能新兴产业增长，并推动半导体创新实现下一次飞跃

在芯片设计行业中，IP核（IP Core）或称硅IP、半导体IP或设计IP是指预先设计的、经充分验证和可重复使用的电路单元的源代码或者功能块（或称内核），芯片设计公司从IP提供商购买相关IP产品后，由设计师将其集成在整个芯片设计中，从而可以大幅度缩短设计周期并降低设计风险。验证IP（Verification IP，又称VIP）是一种预打包的、可重复使用的代码组件集合，专门用于验证系统级芯片（SoC

与非网编辑

137

05/07 10:01

半导体 SoC

M31携手台积电完成 eUSB2V2 在 N2P 工艺流片，强化先进工艺设计 IP 生态系统

/美通社/ -- 全球硅知识产权（IP）领导供应商 M31 円星科技（M31）于 2026 年台积电北美技术研讨会宣布，其 eUSB2V2 接口 IP 已于台积电（TSMC）N2P 工艺完成流片（Tapeout）。M31 表示，该成果展现公司在先进工艺接口IP的投入，并将强化 2 纳米世代的设计，支援客户于高整合 SoC 中导入高速、低功耗的连结接口。 M31携手台积电完成 eUSB2V2 在 N

美通社

188

04/27 07:13

台积电美通社

M31携手台积电完成 eUSB2V2 在 N2P 工艺流片，强化先进工艺设计 IP 生态系统

华为发布下一代WAN白皮书，全面升级IP承载网，激发运营商新增长

北京2026年3月24日 /美通社/ -- 在2026年Upperside World Congress期间，华为举办以"下一代WAN，激发运营商新增长"为主题的IP GALA技术峰会。会上，华为发布下一代WAN白皮书，全球产业组织WBBA、IPv6 Forum及领先运营商参加了发布仪式。该白皮书推出面向2030的IP目标网建网规范，助力运营商构建全域安全网络、保障业务体验、加速增收提效。峰会汇聚

美通社

321

03/25 10:10

华为运营商

SmartDV与Mirabilis Design宣布就SmartDV IP系统级模型达成战略合作

SmartDV与Mirabilis Design日前宣布达成战略合作，推出SmartDV硅知识产权（IP）的系统级模型，助力系统级芯片（SoC）架构师和系统设计师在寄存器传输级（Register Transfer Level，RTL）开发启动前，就进行精准、高质量的架构探索与规格优化工作。本次合作将SmartDV经量产验证的IP，与Mirabilis Design的VisualSim®系统级建模

与非网编辑

784

02/12 07:26

SoC NPU

Ceva：AI 重塑芯片架构，IP 厂商如何打破 “专用化挤压”？

Ceva作为IP领域的代表企业，凭借其在连接、感知与推理三大支柱上的深厚积淀，成功转型为AI计算、感知信号处理等任务提供最优能效的异构核心。面对客户需求的多样化，Ceva采用多层次商业模式，既满足标准化领域的规模效率，又通过可配置平台和开放架构合作，适应复杂系统的差异化需求。此外，Ceva还提供了全面的解决方案，包括软件栈、工具链和验证环境，助力客户降低集成风险和开发周期。在不断演进的工艺技术和Chiplet设计背景下，Ceva以其跨工艺移植能力和系统级保障，成为智能芯片架构的重要共建者。

夏珍

1515

01/22 16:34

AI 与非观察

文章

视讯

直播