Quartus II_Quartus II是什么意思

类型

新鲜热门

电路方案

程序源码 Quartus II
8位直接测频频率计设计VHDL语言 Quartus

FPGA代码设计学习资料

3小时前

85
开发板数码管
 篮球计分板系统睿智CPLD开发板VHDL QuartusII

FPGA代码设计学习资料

02/03 15:00

245
开发板源代码
 DS18B20温度采集与数码管显示的设计Verilog代码Quartus开发板

FPGA代码设计学习资料

01/29 20:30

212
源代码 Quartus II
超声测距显示与蜂鸣报警的设计Verilog代码Quartus MINI_FPGA 开发板

FPGA代码设计学习资料

01/27 20:34

301
源代码仿真
 抢答器计时计分与显示控制的设计Verilog代码Quartus MINI_FPGA开发板

FPGA代码设计学习资料

01/27 20:32

351
开发板源代码
 自动售货机控制与倒计时显示的设计Verilog代码Quartus开发板

FPGA代码设计学习资料

01/27 20:29

329
VGA Quartus II
俄罗斯方块游戏VGA显示设计 Verilog QuartusII

FPGA代码设计学习资料

01/15 14:55

350
verilog Quartus II
基于FPGA的随机数生成器的设计Verilog代码Quartus仿真

FPGA代码设计学习资料

01/13 20:53

424
verilog 开发板
 智能温度监测显示系统的设计Verilog代码Quartus Spirit_V4开发板

FPGA代码设计学习资料

01/13 20:21

736
仿真寄存器
 4x4 矩阵键盘输入与四位数码管显示 VHDL 语言 Quartus II软件

FPGA代码设计学习资料

2025/12/23

1320
FPGA 数码管
 投篮游戏VHDL代码Quartus DE1开发板验证

FPGA代码设计学习资料

2025/08/07

426
FPGA 数码管
 数字钟VHDL电子时钟DE1-SOC开发板数字时钟报时

FPGA代码设计学习资料

2025/05/12

1525
FPGA verilog
辩论赛控制器DE0-CV开发板verilog答辩计时

FPGA代码设计学习资料

2025/05/12

640
FPGA verilog
DE1-SOC板电子密码锁4位数字密码锁verilog数码管显示

FPGA代码设计学习资料

2025/05/11

1141
FPGA 数码管
 8位二进制硬件乘加器VHDL代码 DE0开发板KX-CDS-CV5实验箱

FPGA代码设计学习资料

2025/05/11

868

文章

抢答器计时计分与显示控制 Verilog QuartusII
本项目使用Verilog语言在Quartus II环境下实现了五路抢答器的功能。系统包括五个按键用于抢答，倒计时结束后判断第一个按键为有效抢答，并点亮相应指示灯。同时具备答题计时与分数加减控制，最终通过数码管显示当前状态和分数。主要模块包括消抖、状态机、计时、计分和显示模块。仿真结果显示系统运行正常，满足预期功能需求。

FPGA代码设计学习资料

495

01/19 11:41

verilog 抢答器
自动售货机控制与倒计时显示 Verilog QuartusII
自动售货机控制与倒计时显示Verilog QuartusII项目实现了简化版自动售货机逻辑，包含6个数码管显示商品数量、6个按键选择商品、倒计时及付款机制等功能。代码采用状态机和计时器结构，支持库存管理和交易过程中的各种状态转换。

FPGA代码设计学习资料

447

01/19 11:02

verilog Quartus II
DS18B20温度采集与数码管显示 Verilog QuartusII
该项目实现了DS18B20温度采集与数码管显示的功能，利用Verilog语言在QuartusII环境下编写。主要功能包括驱动DS18B20传感器进行温度采集，通过微秒级时序控制实现准确通信，以及将采集到的温度数据转换并显示在数码管上。代码结构清晰，包含初始化、通信、温度转换和数据显示等功能模块，同时提供了详细的仿真结果和代码注释。

FPGA代码设计学习资料

294

01/19 09:31

verilog DS18B20
超声测距显示与蜂鸣报警 Verilog QuartusII
超声测距显示与蜂鸣报警Verilog QuartusII项目实现了超声测距的三种输出形态：LCD显示、数码管动态显示和蜂鸣器报警。系统通过对回波信号的上升沿检测和计数，计算出稳定距离，并将其转换为BCD码显示。同时，项目还提供了完整的代码实现思路和模块结构，适合初学者学习和实践。

FPGA代码设计学习资料

275

01/19 08:31

verilog 蜂鸣器
高精度秒表倒计时器系统的设计Verilog代码Quartus Spirit_V4开发板
本文介绍了一种使用Verilog语言在Quartus II环境下设计的高精度秒表倒计时器系统。该系统具有秒表和倒计时两种模式，并能精确控制时间至10毫秒级别。系统由顶层控制模块、秒表模块、倒计时模块、显示模块和时钟分频模块组成，实现了启动、暂停、复位等功能。系统采用四状态状态机进行控制，支持六位数码管动态显示时间和模式指示。代码已在Spirit_V4开发板上验证并成功运行，提供了详细的模块层次结构、功能描述和仿真结果。

FPGA代码设计学习资料

973

2025/12/28

verilog Quartus II

课程

热门作者换一换