低功耗晶体管|如何实现超陡亚阈值摆幅

01. 亚阈值摆幅的意义

随着人工智能模型参数量指数级增长与高性能计算需求的持续攀升，算力能耗密度已成为制约芯片性能演进的核心瓶颈。随着晶体管尺寸持续微缩，功耗墙（Power Wall）已成为制约集成电路发展的关键瓶颈。传统MOSFET受限于载流子热发射的玻尔兹曼分布，其亚阈值摆幅（Subthreshold Swing, SS）在室温下存在不可突破的 60 mV/dec 理论极限：

$$ SS = \frac{dV_g}{d(\log I_d)} = \left(1 + \frac{C_d}{C_{ox}}\right) \cdot \frac{kT}{q} \ln(10) \geqq 60\ \text{mV/dec} $$

这一根本限制使得器件无法在低于该阈值的工作电压下实现有效的开关态转换，工作电压无法持续降低，导致动态功耗随算力提升呈指数级恶化，严重制约了高能效芯片的发展。

02. 亚阈值摆幅的物理来源

在传统MOSFET中，亚阈值摆幅可分解为两个因子的乘积：

$$ SS = \frac{dV_{gate}}{d\log(I_D)} = \underbrace{\frac{dV_{gate}}{d\phi_s}}_{m} \times \underbrace{\frac{d\phi_s}{d\log(I_D)}}_{n} $$

其中：

n为输运因子：由载流子注入机制决定，传统热发射机制下受玻尔兹曼统计限制， mV/decade（300 K）

m为体因子（Body Factor）：表征栅压对表面势的控制效率

对于传统MOSFET：$$ m = 1 + \frac{C_d}{C_{ox}} > 1 $$

其中 C_d 为耗尽层电容，C_ox 为栅氧化层电容。

2.1 玻尔兹曼输运项

该项描述表面势对沟道电流的调控效率，其根本限制来源于载流子服从玻尔兹曼分布（或费米-狄拉克分布）。在亚阈值区，沟道载流子浓度 n 与表面势呈指数关系，

由于扩散电流正比于载流子浓度，因此 该项由载流子的玻尔兹曼分布决定，表达为：

因此SS可以表达为：

该项说明：无论器件结构如何优化，只要载流子服从热平衡分布，单级器件的此项理论极限即为约 60 mV/dec（室温下）。突破该极限需改变载流子输运机制（如隧穿、低温操作、或调制态密度 DOS）或引入增益机制（如冲击电离、受激辐射等）。

2.2 电势控制项

该项表征栅压 V_g 对沟道表面势 的控制效率。在经典 MOSFET 中，，由于栅压被gate oxide的氧化层电容和耗尽层电容分掉一部分后，栅压对沟道载流子的调控能力减弱，从而引入一个体因子。

由于体因子由下式表达，在传统 MOSFET 中，体因子（Body Factor）恒大于 1：

$$ m = \frac{dV_g}{d\psi_s} = 1 + \frac{C_d}{C_{ox}} > 1 $$

这导致栅极电压对表面势的控制效率永远小于 1，亚阈值摆幅被限制在  mV/dec。

由于 ，传统器件SS必然大于60 mV/decade。这意味着传统MOSFET栅压对沟道电势的调控效率永远小于 100%，部分电压降落在氧化层上，未能有效调制沟道。

03. 超陡亚阈值实现方案

从玻尔兹曼项和电势控制项的表达式出发，我们可以得到实现超陡亚阈值的各种技术方案。

3.1 路线一：降低体因子

降低体因子的本质是尝试实现：

$$ \frac{dV_g}{d\psi_s} < 1 $$

3.1.1 负电容（Negative Capacitance, NC）晶体管

实现等效负电容，使等效栅极电容呈现负值，从而突破体因子>1的局限

负电容场效应晶体管（Negative Capacitance FET, NC-FET）是一种利用铁电材料的负电容（Negative Capacitance, NC）效应突破传统MOSFET亚阈值摆幅玻尔兹曼极限（60 mV/decade）的新型器件。该概念由Salahuddin和Datta于2008年提出，其核心在于通过铁电层与介质层的串联结构实现栅极电压的放大，从而降低体因子。NC-FET通过简单的栅极堆叠修改即可实现超陡亚阈值摆幅，被视为突破玻尔兹曼暴政、延续摩尔定律的重要技术路径。

铁电材料（Ferroelectric）具有非线性介电响应，其极化  与电场  满足朗道-德文希尔（Landau-Devonshire）理论。

NC-FET的突破机制：通过在栅极堆叠中引入铁电层（电容 ），利用其负电容特性使等效体因子 ，实现表面势放大。

负电容示意图，来源：https://advanced.onlinelibrary.wiley.com/doi/10.1002/aenm.201901154

铁电负电容的物理起源:

根据Landau理论，铁电材料的自由能可表示为：

$$ F = \frac{a}{2}P^2 + \frac{b}{4}P^4 - EP $$

其中 P 为极化强度，E 为电场，a＜0（铁电相）。由此可得本构关系：

$$ E = aP + bP^3 $$

在电荷控制模式下（Charge Control），铁电层与介质层串联，满足电荷守恒 Q_f=Q_s=Q 。铁电层的 V_f(Q)曲线呈N型特征，在Q=0附近存在负斜率区域，对应微分负电容：

$$ C_f = \frac{dQ}{dV_f} < 0 $$

然而，单纯电压控制下的铁电电容Q(V)呈S型多值曲线，负斜率区域（虚线部分）在热力学上不稳定，会导致畴结构形成和滞回。只有通过串联介质层实现电荷控制，才能稳定负电容态。

将铁电层（电容C_f）与介质层（电容C_s）串联，系统总电容为：

$$ \frac{1}{C} = \frac{1}{C_f} + \frac{1}{C_s} $$

稳定性条件要求总电容为正：

$$ C > 0 \implies |C_f| > C_s $$

当铁电处于初态铁电（Incipient Ferroelectric）状态时（温度 T_↑↑＜T＜T₀），退极化场与串联电容的耦合抑制了自发极化的形成，此时铁电极化不稳定但无滞回，负电容响应最强。

界面电压放大比为：

$$ \frac{V_{int}}{V} = \left(1 + \frac{C_s}{C_f}\right)^{-1} $$

由于C_f＜0，当$ |C_f| \to C_s^+ $时，$ \frac{V_{int}}{V} \to \infty $，实现电压放大。电容匹配条件（Capacitance Matching）发生在C_f=-C_s时，此时系统总电容C→∞，电压放大达到最大。

来源：ref4

在NC-FET中，体因子变为：

$$ m_{eff} = \frac{dV_{gate}}{d\phi_s} = \frac{1}{1 + C_s/C_f} < 1 $$

亚阈值摆幅为：

$$ SS \equiv m_{eff} \times n \equiv \frac{60\ \text{mV/dec}}{|1 + C_s/C_f|} $$

当$ |C_f| \approx C_s $时， 可降至 < 20 mV/decade，同时降低工作电压至＜0.3V，显著降低动态功耗$ P_{dyn} \propto C V^2 f $。

早期NC-FET研究使用钙钛矿氧化物（如PZT、BaTiO₃），但近年来掺杂HfO₂（如Hf₀.₅Zr₀.₅O₂）因其与CMOS工艺的兼容性成为主流。NC-FET可采用MFIS（Metal-Ferroelectric-Insulator-Semiconductor）或MFMIS结构，其中缓冲介质层的厚度设计需满足电容匹配条件。

虽然具备理论优势，大量实验报道的NCFET要么伴随严重滞回，要么仅在极低电流下观察到陡峭斜率，缺乏清晰的物理图像和设计准则。

一些关键挑战在于：

滞回控制：初态铁电区可实现无滞回操作，而多畴态通常伴随滞回

电容匹配维持：半导体沟道电容Cs随偏置从耗尽到反型变化显著，难以在整个亚阈值区维持$ |C_f| > C_s $

瞬态 vs 稳态：实际器件中观察到的陡峭开关可能是瞬态负电容（Transient NC）与极化翻转动态的结果，需与准静态NC区分

其他寄生电容限制：亚阈值时的分压电容还包含量子电容、陷阱电容、耗尽电容、源漏几何电容）

NC效应生效区间不匹配应用诉求：观察到的陡峭 SS 多出现在低电流区（接近噪声基底），可归因于瞬态极化动力学或测量伪影，而非稳态负电容效应

ref5 NC-FET的电容构成分析

3.1.2  TS-FET

阈值开关FET（Threshold Switching FET, TS-FET）通过引入具有 abrupt resistive switching特性的忆阻器器件（TS device）与基准FET串联，利用阻变材料的 abrupt resistive switching机制突破上述热力学极限。当TS器件达到阈值电压  时，发生从高阻态（HRS）到低阻态（LRS）的陡峭转变，从而实现亚热离子（subthermionic）开关特性。根据TS器件的连接位置可以分为TS-Source FET（TSS FET）和TS-Gate FET（TSG FET）。

TFET原理 ref5

工作机理：

关态：TS器件处于HRS（~10¹² Ω），与沟道串联，将亚阈值电流压制在 < 10⁻¹² A

阈值点：当栅压增加至 ，TS器件两端电压达到 ，发生导电细丝形成，电阻急剧下降至LRS

开态：TS器件进入LRS后，漏极电压重新分配至沟道，电流陡峭上升至 10⁻⁶ A 量级

TS-FET工作原理

3.2 路线二：改变输运因子

路线二的思路是通过输运机制的调控实现亚阈值摆幅的降低。与路线一通过电容调制放大表面势不同，该路线直接挑战输运统计的物理极限——即突破载流子热发射遵循的玻尔兹曼分布限制（$ kT/q \cdot \ln 10 \approx 60\ \text{mV/dec} $ mV/dec）。主要技术路径包括：更改材料态密度（DoS）分布、更改输运方式（从热发射转为量子隧穿或弹道输运）、温度调制（Cryogenic FET），以及速度调制（Velocity Modulation）等。

$$ \frac{d\psi_s}{d(\log I_d)} < 60\ \text{mV/dec} $$

3.2.1 TFET

原理：利用带带隧穿（BTBT）代替热发射，载流子注入不受玻尔兹曼分布限制。 公式推导： 经典r热发射电流：

$$ I_d \propto \exp\left( \frac{q\psi_s}{kT} \right) \implies SS = 60\ \text{mV/dec} $$

隧穿电流（Kane模型）：

$$ I_{tun} \propto \frac{E^2}{\sqrt{E_g}} \exp\left( -\frac{4\sqrt{2m^*}E_g^{3/2}}{3q\hbar E} \right) $$

其中 E 为电场强度。由于隧穿概率对电势变化呈超指数依赖，且与温度关系弱，可实现对玻尔兹曼热尾巴的抑制，从而可获得 < 60 mV/dec 的亚阈值摆幅

ref4 TFET原理

3.2.2 Dirac Source FET

Dirac-Source FET（DS-FET）于2018年在Science上首次提出，是一种通过态密度工程实现subthermionic开关的新型 steep-slope 器件。其核心创新在于利用石墨烯的狄拉克锥（Dirac Cone）能带结构作为晶体管源极，通过独特的线性色散关系"过滤"掉高能热载流子，从而突破传统MOSFET的60 mV/dec玻尔兹曼极限。

通过将传统DOS的依赖转变为线性依赖，DS-FET有效地压缩了参与输运的载流子能量展宽，等效于降低了载流子的"热温度尾巴"，从而在保持热发射机制高导通电流优势的同时，实现了超陡开关特性。

传统源极 vs Dirac源极的统计物理差异:

传统三维半导体源极（如Si、GaAs）：

抛物线色散：$ E(k) \propto k^2 $

态密度：$ DOS(E) \propto (E - E_c)^{1/2} $（随能量增加而增大）

载流子分布：服从玻尔兹曼分布$ n(E) \propto \exp\left( -\frac{E}{kT} \right) $，存在显著的高能"热尾"

亚阈值摆幅：$ SS = \frac{dV_0}{d(\log I_d)} = 60\ \text{mV/dec} $（室温）

石墨烯、拓扑半金属（如 Na₃Bi、Cd₃As₂）或过渡金属硫族化合物（TMDs）具有狄拉克锥（Dirac Cone）能带结构：

Dirac源极（石墨烯）：

线性色散：$ E(k) = \hbar v_F |k| $（狄拉克锥）

态密度：$ DOS(E) \propto |E - E_{Dirac}| $（在Dirac点处为零，远离Dirac点线性增加）

超指数衰减分布：当费米能级位于n支（或p支）时，向Dirac点方向载流子密度呈超指数衰减：

$$ n(E) \propto (E_D - E) \cdot \frac{1}{1 + \exp\left( \frac{E - E_F}{kT} \right)} $$

其中E_D为Dirac点能量。

Dirac source原理 ，ref6

3.2.3 Cold Source FET

Cold Source FET（CSFET）是一种通过源极态密度工程（Source DOS Engineering）实现subthermionic开关的器件，可在室温下突破传统MOSFET的60 mV/dec玻尔兹曼极限。与依赖量子隧穿的TFET或负电容效应的NCFET不同，CSFET通过物理截断/离散高能载流子尾巴来压缩载流子能量分布，等效降低载流子"温度"，从而在保持热发射机制高导通电流优势的同时实现陡峭开关。

经典 MOSFET 的亚阈值摆幅限制根源在于载流子能量分布的热尾效应。在热平衡状态下，源极载流子服从费米-狄拉克分布：

$$ f(E) = \frac{1}{1 + \exp\left( \frac{E - E_F}{kT} \right)} $$

当$ E - E_F \gg kT $时，退化为麦克斯韦-玻尔兹曼分布$ f(E) \propto \exp\left( -\frac{E}{kT} \right) $。这意味着总有少量高能载流子（能量远高于E_F）可以通过热发射越过势垒，导致电流无法被完全关断，且每改变 60 mV 栅压，电流变化一个数量级。

冷源 FET 的核心思想：通过量子限域效应或能带工程重构源极的态密度（Density of States, DOS），在能量空间构建一个"能量过滤器"，物理截断高能载流子的供应，仅保留接近费米能级的低能（"冷"）载流子参与输运。这等效于降低了载流子的"有效温度" T_eff＜T ，从而突破 60 mV/dec 的极限。

Dirac Source可以看作是Cold Source的一种具体特例

沟道中的反型电荷密度由态密度与占据概率的卷积决定：

$$ n = \int_{-\infty}^{\infty} DOS(E) \cdot f(E) \, dE $$

亚阈值电流与n成正比，因此：

$$ SS = \frac{kT}{q} \ln(10) \cdot \left[ \frac{\partial \ln n}{\partial (q \psi_s / kT)} \right]^{-1} $$

冷源设计的 DOS 裁剪策略:通过低维量子限域或特殊能带结构，将连续 DOS 改造为离散或截断分布：

Broken-Gap-Like源极结构 ：

CSFET采用p-Si/Metal/n-Si的异质结源极结构：

Broken-Gap-Like源极结构通过构建 p⁺⁺-Si/Metal/n⁺⁺-Si 的异质结源极，利用能带对齐工程实现冷源效应与亚热离子开关。

其核心机制是：通过参杂调控的势垒构造弹道窗（Ballistic Window）实现高能截断。

ref 7 CSFET原理

其他实现DoS的冷化设计的方案还包括：

(1) 二维电子气（2DEG）源极 ：利用量子阱将载流子限制在二维平面，DOS 变为台阶状：

$$ DOS_{2D}(E) = \sum_i \frac{m^*}{\pi \hbar^2} \Theta(E - E_i) $$

其中为 Heaviside 阶跃函数，Ei为子带能级。此时态密度与能量无关（常数），而非随能量增加。这抑制了高能载流子的相对权重。

(c) 一维纳米线源极（1D DOS）： 在量子线中，横向完全限域导致 van Hove 奇点：

$$ DOS_{1D}(E) \propto \sum_i \frac{1}{\sqrt{E - E_i}} $$

呈现尖峰状（Singularity）分布。若将费米能级对准第一个子带底 ，则只有能量非常接近  的态有显著占据，高能态密度被几何压制。

(c) 共振能级冷源 在源极引入量子点或共振隧穿势垒，仅允许能量匹配  的载流子通过。

3.3 其他实现路线

除上述主流技术路线外，实现超陡亚阈值摆幅（SS < 60 mV/dec）的替代方案还包括以下物理机制：包括Z2FET，impact ionization，cryogenic FET,速度调制，迁移率调制，实空间转移，热电子晶体管等等。

3.3.1 Z²-FET（Zero-Slope FET）

原理：Z²-FET 利用双栅耦合在 SOI或纳米片结构中构建可调的势垒。通过独立控制前栅和背栅，在沟道中部形成"虚拟源极"（Virtual Source），当栅压扫描时，势垒高度和宽度同步变化，产生零斜率甚至负斜率的电流开关。

关键机制：

双栅电容分压：$ V_{ch} = \frac{C_{front}V_{front} + C_{back}V_{back}}{C_{front} + C_{back} + C_{dep}} $

势垒调制：当 V_back使背沟道反型时，前沟道形成可控势垒，电子需通过热发射或隧穿越过势垒

正反馈效应：电流增加导致自热或碰撞电离，进一步降低势垒有效高度，形成 dI/dV ＜0 的负阻区

REF9

性能：实验可实现极陡开关，但通常伴随滞回（Hysteresis）和低输出阻抗，适合存储器而非逻辑电路。

3.3.2 碰撞电离 FET（Impact-Ionization FET, I-MOS / I²FET）

原理：利用雪崩倍增（Avalanche Multiplication）的再生反馈机制。在漏极附近高电场区，载流子通过碰撞电离产生电子-空穴对，新产生的载流子进一步参与电离，形成链式反应。

关键公式（雪崩倍增因子）：

$$ M = \frac{1}{1 - \left( V_{DS} / V_{br} \right)^n} $$

其中V_br为击穿电压，n为材料相关指数（通常 2＜n＜6）。当V_DS→V_br时，M→∞，电流急剧上升。

工作模式：

关态：V_DS＜V_th，无碰撞电离，电流极低（＜10^-12A）

阈值点：局部电场达到临界值E_crit~10⁵V/cm，触发雪崩

开态：再生反馈使电流在极窄电压范围内（＜10 mV）上升数个数量级

性能：**SS＜60 mV/dec** 可实现，但工作电压通常需抬高以维持足够电场，且可靠性受限于热载流子退化。

ref9

其他倍增机理实现亚阈值摆幅--热电子：利用基极注入的高能载流子经载流子-载流子散射触发发射极加热载流子的受激倍增与急剧发射，实现载流子能量的瞬间传递和雪崩式注入，从而突破60 mV/dec的玻尔兹曼极限，获得低于1 mV/dec的超陡亚阈值摆幅。

ref11

3.3.3 低温 FET（Cryogenic FET）

原理：最直接降低亚阈值摆幅的方法——通过降低晶格温度  直接压缩载流子热分布宽度。

关键公式：

$$ SS(T) = \frac{kT}{q} \ln(10) = 60 \times \frac{T}{300} \ \mathrm{mV/dec} $$

液氮温度（77 K）：SS≈15mV/dec

液氦温度（4.2 K）：SS＜1 mV/dec

挑战：系统级制冷功耗和体积问题需权衡。

3.3.4 速度调制晶体管（Velocity Modulation Transistor, VMT）

原理：通过调制载流子漂移速度 v_d 而非载流子浓度n来控制电流，避开玻尔兹曼统计限制：

$$ I_D = q n v_d = q n \mu E $$

实现方式：

横向电场调制：通过栅压改变沟道垂直电场，调控表面粗糙度散射，改变迁移率u

能谷工程：在 Si/Ge 等多能谷半导体中，栅压调制不同有效质量能谷（如 Si 的$ \Delta^2 $与$ \Delta^4 $能谷）的占据比，改变平均输运速度

关键公式：

$$ \frac{d(\log I_D)}{dV_G} = \frac{d(\log \mu)}{dV_G} $$

 

3.3.5 实空间转移晶体管（Real-Space Transfer Transistor, RSTT）

原理：利用在高电场下将载流子从低迁移率层注入至高迁移率层，实现导电沟道的突然切换。

参考资料

[1] https://advanced.onlinelibrary.wiley.com/doi/10.1002/aenm.201901154

[2] https://onlinelibrary.wiley.com/doi/full/10.1002/smm2.1283

[3] Effect of band to band tunnelling (BTBT) on multigate Tunnel field effect transistors (TFETs)-A Review

[4]Ferroelectric negative capacitance

[5]Is negative capacitance FET a steep-slope logic switch

[6] Dirac-source field-effect transistors as energy-efficient, high-performance electronic switches

[7] Design_and_Simulation_of_Steep-Slope_Silicon_Cold_Source_FETs_With_Effective_Carrier_Distribution_Model

[8]A hot-emitter transistor based on stimulated emission of heated carriers [9]A_Novel_Depletion-IMOS_DIMOS_Device_With_Improved_Reliability_and_Reduced_Operating_Voltage

[10]Z2FETA zero-slope switching device with gate-controlled hysteresis

[11]A hot-emitter transistor based on stimulated emission of heated carriers