芯耀
与非AI
310
在现代高密度PCB设计中，空间与EMI性能的矛盾日益突出。CHIP LAN（集成共模电感的变压器）将网络变压器与共模电感集成于单一小型封装中，既实现信号隔离与阻抗匹配，又提供高效的共模噪声抑制，成为千兆以太网接口的理想选择。本文从工程实践角度，系统梳理CHIP LAN的工作原理、关键参数、选型要点及PCB布局规范，并结合部分典型型号进行说明。
一、CHIP LAN的结构与优势
CHIP LAN通常采用贴片封装（如2012、3216、4532等），内部集成以下功能：
网络变压器：实现PHY侧与线缆侧的阻抗匹配（100Ω）和电气隔离（1500Vrms）。
共模电感：抑制传输线上的共模噪声，改善EMI性能。
中心抽头电容：部分型号集成电容，用于提供共模回流路径。
相比分立方案（外置变压器+外置共模电感），CHIP LAN具有以下优势：
节省PCB面积：单颗器件替代多颗分立元件。
降低寄生参数：集成化设计减少走线长度，改善高频性能。
简化BOM与采购：一颗物料完成两个功能。
提高可靠性：减少焊点数量，降低虚焊风险。
二、关键参数解析
1. 阻抗特性（Impedance）
CHIP LAN中的共模电感部分，通常以100MHz下的共模阻抗标称，单位Ω。常见阻抗值有90Ω、180Ω、260Ω、360Ω、800Ω、1000Ω、1200Ω等。阻抗越高，对高频共模噪声抑制能力越强，但可能引入额外的插入损耗。沃虎<code>WHLC-2012A-900T0</code>（90Ω）适用于对信号完整性要求极高的场景；<code>WHLC-2012A-102T0</code>（1000Ω）适用于强干扰环境。
2. 电感量（Inductance，L）
部分CHIP LAN型号（如3216封装）会标称电感量（单位μH），代表共模电感的感值。电感量越大，低频共模抑制能力越强，但直流电阻和体积也会增加。沃虎<code>WHLC-3216A-600M0</code>（电感60μH）适用于千兆以太网；<code>WHLC-3216A-550M0</code>（电感55μH）适用于2.5G/5G以太网。
3. 直流电阻（DCR）
DCR影响信号路径的直流损耗。对于CHIP LAN，DCR通常小于1Ω。选型时需确保DCR不会引起明显的信号幅度衰减。
4. 隔离耐压
变压器部分需满足IEEE 802.3要求的1500Vrms隔离耐压，部分工业级型号可达到2500Vrms或更高。
5. PoE支持
部分CHIP LAN型号支持PoE电流通过，需在数据手册中确认。沃虎<code>WHLT-4532B-201MGF</code>（支持PoE AF）和<code>WHLT-4532B-151MQT</code>（支持PoE AT）可用于PoE供电设备。
三、选型要点与应用场景匹配
1. 千兆以太网（1000BASE-T）
千兆以太网使用四对差分线，要求CHIP LAN具备四通道共模抑制能力。沃虎<code>WHLC-2012A-900T0</code>（90Ω，2012封装）适用于消费级路由器、机顶盒；<code>WHLC-2012A-361T1</code>（360Ω）适用于工业级设备。
2. 2.5G/5G以太网
2.5G/5G Base-T对信道损耗和串扰要求更高，需选用高频特性更好的CHIP LAN。沃虎<code>WHLC-3216A-550M0</code>（电感55μH）和<code>WHLT-3532A-151MQF</code>（2.5G/5G，PoE AF）适用于企业级交换机。
3. PoE供电设备
PoE应用需确保CHIP LAN能承载直流电流。沃虎<code>WHLT-4532B-201MGF</code>（1G，PoE AF）和<code>WHLT-4532B-151MQT</code>（2.5G/5G，PoE AT）在数据手册中明确标注了电流能力。
4. 紧凑型PCB设计
在空间受限的网卡、加密狗、小型化网关中，采用2012或3216封装的CHIP LAN可大幅节省面积。沃虎<code>WHLC-2012A-181T0</code>（180Ω）尺寸仅2.0×1.2×1.0mm，适合超高密度设计。
四、PCB布局与设计要点
1. 靠近连接器放置
CHIP LAN应尽量靠近RJ45连接器或以太网变压器次级侧，缩短未滤波的差分线长度，减少天线效应。
2. 差分对走线规则
四对差分线需保持100Ω差分阻抗，对内等长控制在5mil以内，对间等长控制在10mil以内。避免差分线跨越分割地平面。
3. 接地处理
CHIP LAN的GND引脚应直接连接到完整的地平面，并通过多个过孔降低接地阻抗。若器件下方有地平面，通常不建议挖空（与信号线共模电感不同）。
4. 隔离带
在CHIP LAN的初级侧（PHY侧）与次级侧（连接器侧）之间，可设置隔离带（开槽或禁布区），提高隔离度。
五、常见设计误区与对策
误区一：将CHIP LAN直接替代分立变压器+共模电感而不调整走线
对策：CHIP LAN的引脚定义与分立方案不同，需重新设计PCB封装和走线。
误区二：忽略共模阻抗与信号速率的匹配
对策：高速信号（2.5G以上）应选择低阻抗（90~180Ω）型号，避免信号衰减过大；低速或强干扰环境可选高阻抗（360~1000Ω）型号。
误区三：未验证PoE电流能力
对策：PoE应用必须选用明确标注支持PoE的CHIP LAN型号，普通型号无法承载直流电流。
误区四：多片CHIP LAN间距过近导致串扰
对策：多端口设计中，CHIP LAN之间应保持至少5mm间距，并增加接地过孔隔离。
六、沃虎电子CHIP LAN选型参考
| 型号 | 封装 | 应用速率 | 阻抗/电感 | PoE支持 | 特点 |
|---|---|---|---|---|---|
| WHLC-2012A-900T0 | 2012(0805) | 100/1000BASE-T | 90Ω | non-PoE | 超小型，低插入损耗 |
| WHLC-2012A-361T1 | 2012(0805) | 100/1000BASE-T | 360Ω | non-PoE | 高共模抑制 |
| WHLC-3216A-600M0 | 3216(1206) | 100/1000BASE-T | 60μH | non-PoE | 大电感量，低频抑制强 |
| WHLC-3216A-550M0 | 3216(1206) | 2.5G/5G | 55μH | non-PoE | 适用于2.5G/5G |
| WHLT-4532B-201MGF | 4532B | 1G | 200μH | PoE AF | 集成变压器+CMC |
| WHLT-3532A-151MQF | 3532A | 2.5G/5G | 150μH | PoE AF | 多速率支持 |
| WHLT-4532B-121MMT | 4532B | 10G | 120μH | PoE AT | 10G Base-T |
结语：CHIP LAN以其高度集成、优异的EMI抑制性能，成为现代以太网接口设计的优选方案。正确理解阻抗、电感量和PoE能力等参数，并遵循规范的PCB布局，可有效提升系统信号完整性与电磁兼容性。本文梳理的选型要点与设计规范，希望能为硬件工程师提供实用的技术参考。
