芯耀
与非AI
226
在高速SerDes接口（如LVDS、JESD204B、10G Ethernet）中，信号线共模电感用于抑制共模EMI，但其自身的寄生电容和模式转换会恶化信号眼图。本文从实际案例出发，分析共模电感对眼图的影响机制，并给出选型和布局优化建议。
一、共模电感在SerDes链路中的位置
共模电感通常串联在驱动器（Tx）与连接器之间，紧靠连接器放置。其作用是对共模噪声呈现高阻抗，对差模信号呈现低阻抗。理想情况下不影响差模信号。实际中，由于非理想效应，会引入附加的插入损耗、群延迟和差模-共模转换。
二、眼图恶化的主要表现及原因
| 眼图现象 | 可能原因 | 共模电感的贡献 |
|---|---|---|
| 眼高降低 | 插入损耗 | 电感DCR和Rac（高频） |
| 眼宽缩小（水平闭合） | 群延迟失真 | 电感相位非线性（主要在SRF附近） |
| 抖动增大 | 模式转换（S_cd21） | 两个绕组的电感量不匹配，电容不对称 |
| 眼图上下不对称 | 共模噪声耦合 | 共模阻抗较低，无法抑制噪声 |
三、共模电感的关键参数与眼图关系
寄生电容（C_p）：电容过大会引起信号高频分量旁路，减小眼高。要求C_p < 0.5pF @ 10Gbps。
差模电感（L_dm）：过大会引入群延迟和低频损耗，要求L_dm < 10nH。
模式转换（S_cd21）：应< -30dB @ Nyquist频率，避免差模转共模再转回差模造成干扰。
共模阻抗（Z_cm）：在Nyquist频率处Z_cm应>>100Ω（例如>500Ω），有效抑制共模噪声。
四、优化选型
| 速率 | 最大频率 | 推荐Z_cm@ Nyquist | 最大C_p | 典型型号 | 眼图改善 |
|---|---|---|---|---|---|
| 3.125G (LVDS) | 1.56GHz | 200Ω | 0.8pF | WHLC-2012A-900T0 | 眼高↑15mV |
| 6.25G (JESD204B) | 3.125GHz | 150Ω | 0.5pF | WHLC-2012A-900T0 | 抖动↓3ps |
| 10G (Ethernet) | 5GHz | 120Ω | 0.3pF | WHLC-2012A-361T1 | 眼宽↑8ps |
五、布局优化
共模电感应靠近连接器放置，使未滤波的共模路径最短。
输入与输出走线必须严格对称，任意不对称都会产生模式转换。
电感下方避免敷铜或走线，减少对地寄生电容。
六、实测案例
某10G以太网交换机在TX通道加入共模电感（Z_cm=120Ω@5GHz）后，眼图眼高从58mV降至52mV（下降10%），但仍然满足规范（>50mV）。同时，辐射发射在1.25GHz处降低了8dB，成功通过FCC Class B。若移除共模电感，辐射超标，无法通过测试。
七、替代方案
若共模电感对眼图影响过大（如眼高下降>15%），可考虑：
使用低电容共模电感（如薄膜型，C_p<0.1pF）
在接收端增加共模滤波器（而非发射端）
采用Ferrite Bead串扰代替（但抑制效果较差）
结语：信号线共模电感在SerDes中是平衡EMI与信号完整性的关键元件。通过选择低电容、高带宽的型号，并使用对称布局，可以在保留共模抑制能力的同时最大限度地减小对眼图的影响。
