芯耀
与非AI
231
大家好，今天小编带大家一起精读一篇CIS的经典综述文章《General introduction to CMOS image sensors 》的部分内容
0. CIS图像传感器芯片
图像传感器技术经历了从电荷耦合器件（CCD）到CMOS图像传感器的根本性转变。与CCD相比，CMOS图像传感器最显著的优势在于其系统级集成能力：利用标准CMOS工艺，可在同一芯片上集成像素阵列、模数转换器（ADC）、数字信号处理单元、高速串行接口（如LVDS）乃至完整的图像处理流水线。这种集成不仅显著降低了系统功耗和尺寸，更通过技术节点缩放（遵循摩尔定律）实现了像素尺寸的持续微缩。
1. CIS pixel像素的主要结构
像素探测器件结构
基于光电二极管类型，主要分为四类： N阱二极管、埋入式光电二极管、光栅极和钉扎光电二极管。上图展示了其中三种二极管类型的横截面示意图。光栅极基本上是一种已过时的光电二极管类型。
N阱光电二极管: 是基于3T像素的像素中非常常用的一种光电二极管。它是一种结型二极管，在非图像传感器工艺中也可获得。N阱光电二极管是位于场氧（或浅沟槽隔离，取决于具体工艺）下方的二极管。这种结构对于暗电流而言并非最优。
埋入式光电二极管 :是一种面积较大的二极管。除了接触孔所在的小区域外，该二极管与表面是隔离的， 这一设计避免了表面态引入的暗电流，因此此类二极管的暗电流随二极管面积的变化不大，它主要由接触区域的漏电主导。埋入式光电二极管的电容可以通过调整光电二极管的注入条件来定制。
钉扎光电二极管:是一种4T配置中的耗尽型二极管。这意味着在某一特定电压（称为耗尽电压）下，来自顶部二极管的耗尽区与来自底部二极管（光电二极管的N注入和衬底）的耗尽区会相互接触。在此电压下，二极管中自由电子的数量减少到零。全电荷转移的实现是低噪声的关键。
在4T配置中，光电二极管的唯一连接是一个传输门晶体管，没有在3T配置中的接触孔，这使得它可以完全与表面隔离，从而显著降低光电二极管的暗电流。
3T配置中的埋入式光电二极管和4T配置中的钉扎光电二极管都需要专门的图像传感器工艺，该工艺需要支持光电二极管的N注入和P注入。对于4T配置而言，工艺容差必须更严格，因为在4T像素中需要更精确地控制耗尽电压。
2. CIS pixel像素的主要电路架构
CIS pixel像素的主要电路架构
3T APS架构
3T像素（三晶体管）最早的经典APS架构，解决了之前PPS架构的读出噪声大、列线寄生电容导致的信号衰减等问题。 和PPS一样，3T APS依旧是基于PD的结电容作为电荷积分电容。
CG=PD的结电容
PD的设计以PN结为主流设计，目前更多的是pinned PD，抑制表面态导致的噪声，前期像素结构还包含photogate 3TAPS相比PPS的关键是引入sourcefoller管，从而引入像素内有源放大器。
3T像素结构
结构特点:
利用PD本身的电容进行积分，CG取决于PD的结电容
3T像素（三晶体管）结构特点：光电二极管直接作为电荷-电压转换电容。其中3T包含复位管、源跟随器、行选通管。光电二极管：通常为N-well二极管或埋层光电二极管。
3T APS架构的优势是结构简单，像素尺寸小，工艺要求低（标准CMOS工艺即可），适用于低成本、小尺寸应用。
劣势：复位噪声（kT/C噪声）无法片上消除的根本缺陷
4T APS架构
4T像素引入了革命性的转移栅（Transfer Gate）和浮动扩散区（Floating Diffusion, FD）。在积分阶段，电荷存储于钉扎光电二极管（Pinned Photodiode）；读出时，通过转移栅将电荷完全转移至FD区进行电压转换。这种借鉴CCD电荷转移机理的"全电荷转移"机制使得相关双采样（CDS）成为可能：通过比较复位后的FD电压和转移后的信号电压，可完全消除复位噪声和像素级失调。
4T像素结构
结构特点：
相比3T APS，最大区别在于引入transfer 管，分离了感光区电容和收集读出区电容（FD点）。
PD中积分电荷在读出过程中转移到FD电容中进行存储，CG取决于FD电容
Charge transfer过程实现全部电荷的转移，不引入噪声，结合CDS可以实现复位噪声的消除
CG=FD电容≠PD电容
主要问题：charge transfer过程带来的电荷leakage
主要优势：可以引入CDS实现reset noise的抵消
CTIA像素架构
CTIA像素则采用运算放大器结构，将光电二极管置于虚地状态保持恒定偏置，电荷在反馈电容上积分。这种结构具有极高的线性度和可编程增益，但放大器面积较大，
主要用于科学性高性能传感器、X射线探测器、红外焦平面传感器、线阵探测器。
CTIA像素结构
结构特点：
PD处于固定电压偏置条件，而不是传统3T 4T中电压偏置随着电荷积分过程变化。
光生载流子在独立于像素的放大电路中的反馈电容中积分，CG取决于反馈电容
由于电压全过程是一个稳定值，因此全积分过程具备比较好的线性度
缺点在于体积大，多用于线阵
衍生像素结构
5T像素架构
6T / 8T / 9T 像素的作用：实现多帧存储与全局快门
像素内集成了多个采样保持电容（1个、2个、3个），可以同时存储多个不同时刻的电荷或电压信号。其他衍生6T / 8T / 9T 像素架构
全局快门：所有像素同时曝光，曝光结束后将电荷转移到像素内的存储电容中，然后逐行读出。这样避免了卷帘快门拍摄运动物体时的“果冻效应”。
多幅存储 / 时间编码：可以在一个曝光序列内，先后将多个不同积分时间的信号存入不同的电容，用于高动态范围（HDR）成像、运动检测或时间分辨成像。
像素结构对比
3. CIS像素信号的读出方式
CIS像素信号的读出方式
SE（single ended readout）读出模式
转换电容被复位。这会产生复位噪声。
无法消除复位噪声 reset noise 或读出路径中的偏移噪声 offset noise。
DS（double sampling readout）读出模式
复位噪声与信号值上的复位噪声是不相关的。
可消除读出路径中的偏移噪声offset noise。
复位噪声无法被消除，反而因相减而被叠加，复位噪声是SE模式下的√2倍（按功率算为2倍）。
CDS（correlated double sampling readout）读出模式
reset value是读出并存储在storage capapcitor中，两次采样中reset noise是相关的。
由于读取了两个信号，读出路径的噪声在相减后的信号中出现了两次。
DI（Differential image）读出模式
在DI 读出模式下，转换电容被复位。根据像素类型，电荷被积分到或转移到转换电容上。第一个信号值被读出并采样到读出路径中的存储电容上。转换电容再次复位，电荷再次积分或转移。最后，第二个信号值被读出并采样到读出路径中的存储电容上。
两个信号值相减将消除信号路径的偏移，但两个不相关的复位噪声会被叠加。
DI模式图像传感器的输出是连续两帧图像之间的差值。这通常用于运动检测应用。
DI和CDS需要额外的memory
未完待续。。。
参考资料：General introduction to CMOS image sensors
