数字图像倍焦系统设计与实现综合实例之：FPGA内部结构设计

12.4 FPGA内部结构设计

12.4.1 FPGA内部结构框图

本系统的核心设计部分是FPGA内部结构的逻辑设计。整个系统分成两个数据通路。

1．行变换数据通路

行变换数据通路主要功能是实现数据的采集、缓存、行变换和保存行变换结果。

2．列变换数据通路

行变换数据通路主要功能是实现读取行变换结果、缓存、列变换和图像输出。

通过总线开关模块实现两个数据通路的数据交换，采用的主要措施就是利用两片SRAM 存储器来完成乒乓缓存。FPGA内部结构如图12.4所示。

图12.4 FPGA内部结构框图

下面分别介绍数字图像倍焦系统中FPGA内部各个模块功能。

12.4.2 各个模块功能描述

在实际的设计中，主要通过自行编写模块、调用宏模块和引用开源模块3种方式来实现模块的设计。下面是各个模块的主要功能。

1．Receiver模块功能

完成对SAA7113输出的ITU656格式视频信号的逐行采集，同时完成图像的裁剪工作，即原始图像的1/2.25，分辨率为480´192，并写入DPRAM中。每写完一行，给出一个行启动信号，每写完一场，给出场启动信号，均发送给RowTrans模块。

2．RowTrans模块功能

完成对每行数据的线性插值。收到行启动信号之后，从DPRAM读出数据，计算插值后，通过总线开关写入SRAM中。处理之后RAM中的数据为720列´192行。当收到场启动信号，立即切换SRAM，开始处理下一场。

3．Bus Switcher模块功能

总线开关模块，负责切换两片SRAM的控制权。

4．ColTrans模块功能

完成从SRAM中读出每行数据，并写入DPRAM中，同时完成对每列的插值。保证DPRAM不读空，这样输出的码率才会恒定，满足ITU.656的要求。

5．Sender模块功能

从DPRAM连续读出数据，按照ITU.656的要求发送给Video Encoder。

6．DPRAM模块功能

开发工具软件提供的双口RAM模型，用来完成数据缓存。

器件型号	数量	器件厂商	器件描述	参考价格	更多信息
A3P250-FGG256T	1	Microsemi FPGA & SoC	Field Programmable Gate Array, 6144 CLBs, 250000 Gates, 350MHz, 6144-Cell, CMOS, PBGA256, 1 MM PITCH, GREEN, FBGA-256	暂无数据	查看
A3P125-PQG208I	1	Microsemi Corporation	Field Programmable Gate Array, 3072 CLBs, 125000 Gates, 350MHz, CMOS, PQFP208, 28 X 28 MM, 3.40 MM HEIGHT, 0.50 MM PITCH, GREEN, PLASTIC, QFP-208	$90.73	查看
XC6SLX25-2FG484I	1	AMD Xilinx	Field Programmable Gate Array, 1879 CLBs, 667MHz, 24051-Cell, CMOS, PBGA484, 23 X 23 MM, 1 MM PITCH, FBGA-484	$656.54	查看

器件型号

数量

器件厂商

器件描述

数据手册

ECAD模型

风险等级

参考价格

更多信息

A3P250-FGG256T

Microsemi FPGA & SoC

Field Programmable Gate Array, 6144 CLBs, 250000 Gates, 350MHz, 6144-Cell, CMOS, PBGA256, 1 MM PITCH, GREEN, FBGA-256

暂无数据

查看

A3P125-PQG208I

Microsemi Corporation

Field Programmable Gate Array, 3072 CLBs, 125000 Gates, 350MHz, CMOS, PQFP208, 28 X 28 MM, 3.40 MM HEIGHT, 0.50 MM PITCH, GREEN, PLASTIC, QFP-208

$90.73

查看

XC6SLX25-2FG484I

AMD Xilinx

Field Programmable Gate Array, 1879 CLBs, 667MHz, 24051-Cell, CMOS, PBGA484, 23 X 23 MM, 1 MM PITCH, FBGA-484

$656.54

查看