芯片毁于噪声（三）环境噪声

上次说到 FinFET 噪声，这次来聊一聊环境噪声。与环境相关的噪声源于附近数字电路的开关或电源电压的波动（由于耗电大的器件动作可引起电源波动）。

“新技术发展使得晶体管集成密度不断提高，通信速率亦不断提高，环境噪声也相应增大了。” Synopsys 的 Brain Chen 说道，“设计工程师需要更强大的仿真能力来有效预测环境相关的噪声，例如杂散相位噪声分析与电源完整性感知统计眼图分析（power integrity-aware statistical eye analysis）。采用 FD-SOI 或者 FinFET-on-SOI 技术会增强对环境噪声的抵御能力，因为 SOI 衬底中的隐埋氧化层的阻抗比硅衬底要高。”

数字开关噪声

供电电压降低与工作频率的提高都有可能造成电流密度的增加，从而生成存在于电源网络的噪声。“人们通常称之为电压下降（IR drop）。” Cadence 的 Jerry Zhao 说道，“巨大的开关电流会影响到任何与之耦合的电路，这就是模拟电路的特性。开发者通常通过增加距离、采用 LDO 稳压器或者干脆单独供电来隔离这些噪声。所以除自身所产生的模拟噪声，模拟电路还受到数字开关噪声的影响。”

IR Drop

ANSYS 的 Arvind Shanmugavel 赞同 Zhao 的观点。“对模拟与数字混合设计的产品，开发人员要特别注意从数字部分耦合到敏感的模拟电路的噪声。模拟电路与数字电路的共地与共享电源成为噪声通路，噪声通过地或电源游走，耦合到与之连接的各部分电路，严重的会造成功能失效。对于射频和高速数字内核集成在一起的系统，衬底噪声注入（substrate noise injection）仿真特别重要。”