《数字集成电路静态时序分析基础》笔记⑩

欢迎大家通过博客浏览我的历史文章，博客园包含了目前为止所有的文章，浏览效果更佳，并且有评论留言功能，有任何问题都可以给我留言，微信后台留言可能回复得不及时。

博客地址为：https://www.cnblogs.com/icparadigm/

网络课程《数字集成电路静态时序分析基础》的笔记

地址：https://www.iccollege.cn/portal/courseDetail/193.mooc

鲁棒性检查

工艺制成和环境因素会导致 die 上的延迟不均匀，影响因素包括：

这些偏差被称为 OCV，在做 STA 时也需要考虑到 OCV

通过 derating 把延迟加到特定的路径上，模拟 OCV 的影响

建立时间检查

下面考虑测建立时间的 OCV 影响

最坏的情况就是发射路径变大，而捕获路径减小。

建立时间的关系为：

那么就有

最小的时钟周期为 5.49ns，如果考虑 OCV，可以添加 derate 参数，放大发射路径，缩小捕获路径，让检查更加严格

总而言之通过 derate 让约束变紧，下面是一个例子，cell 和 net 延迟都可以用 derate 进行索方

对于刚刚的例子，如果施加下面的 derate

那么计算参数的变化如下

时序变紧，最大时钟周期为 7.171ns。对于建立时间，early 会施加在捕获路径上，late 会施加在发射路径上，cell 会施加在 cell 的建立时间上。

值得注意的是，在公用的路径中，在发射路径和捕获路径中，一个放大，一个缩小，实际上不应该这样计算。

共用路径计算不一致会导致 STA 结果过于悲观，被称作 CPP，而移除的方法被称为 CPPR

CPP 的计算是通过公用路径的终点计算的，计算差值然后再进行补偿。

那么在刚刚的例子中，CPP 的值为 0.36，补偿以后时钟周期从 7.171 减小到 6.811

总的来说，引入 OCV 然后再移除 CPPR，时钟周期从 5.49 增加到 6.81

如果建立时间检查的时候已经在最差的 PVT 中，那么发射路径已经很慢了，不需要 derate 再去悲观考虑，只考虑将捕获路径缩小

引入 OCV 以后的时序报告，发射路径

看到高亮处，在发射路径和捕获路径不一样，这是由于 derate 参数设置的问题，而红线标识的 CPP 就是在补偿。

保持时间检查

收紧保持时间检查就需要在 OCR 条件里，缩短发射时间，延长捕获路径。保持时间检查公式为：

下面举例

考虑 OCV，施加约束

考虑 OCV 以后，保持时间不满足。保持时间检查时，PVT 条件是最快的，那么只让捕获路径变慢就好了，发射路径已经不能再快了

和建立时间中的也是一样的，共用路径的 CPP 也要考虑

那么时序报告如下

CPP 也被去掉了