626
有人说，芯片是人类历史上最细致、最宏伟的工程，数十亿、上百亿个晶体管集成在指甲盖大小的区域内，还要进行各类功能区域规划，不能有纰漏缺陷，一旦投入量产无法补救，一切必须严谨又完美地执行，称得上是人类对极致设计追求的体现。
今天，一款款芯片用在我们触手可及的电子产品中，让生活变得便捷、有趣。但是，当它们默默支撑起我们的智能生活时，我们也该知道，一款芯片从最初的一个idea到最后的量产出货，背后其实经历了相当繁复的设计和制造流程。
EDA工具就是芯片设计中至关重要的一个环节，也正是因为有了它，设计工程师可以将芯片的电路设计、性能分析、IC版图、功能验证等过程交由计算机自动处理完成，极大地提升了设计和验证效率。或者也可以说，如果没有EDA工具，仅依赖原始的“手工活”， 超大规模集成电路设计几乎是一项不可能完成的任务。
新时期下，EDA软件在芯片方法学中的新意义
时至今日，全球芯片产业进入军备赛，高性能计算、AI技术等深入到芯片设计领域，一场关于芯片的性能、效率革命席卷而来，这对EDA工具也再次提出了颠覆性的挑战。在新的发展周期中，EDA也被赋予了新的意义。
日前，Cadence公司亚太区系统解决方案资深总监张永专对<与非网>表示，“事实上，软件已经成为能不能成功做出一颗好IC的关键所在。甚至可以这样认为，所有芯片设计的最终挑战都来自于软件。”
对很多公司来说，IC设计往往需要多次流片进行验证，耗时较久、成本较高。在这样的情况下，由于芯片算力的不断提升、设计越来越复杂，软件和验证成本所占IC设计成本比例正在不断提升。
张永专认为，未来五年系统和芯片设计厂商将面临上市时间(Time-to-market)的压力，以及异构多核、高算力、差异化创新、系统与软件堆栈所带来的技术挑战，由此带来的软硬件协同设计和超过80%的IP复用问题，直接导致验证工作日趋复杂，开发人员不得不将60%以上的精力用于软件。
“软件正在主导芯片开发的成本、流程和周期，Cadence以及其他EDA厂商都希望在芯片正式流片之前，尽早通过完整的系统级验证与仿真，对芯片的性能、功耗、软硬件协同进行测试，这也符合当前主流设计流程中所体现的Shift Left趋势”， 张永专表示。
这也就是说，在RTL实现前就要完成相关的软件开发验证工作。
关键在于：提升硅前硬件纠错及软件验证速度
基于这些趋势，Cadence认为有几个扭转局势的关键点：第一，仿真需要通过硬件的方式得以加速，迭代的速度非常重要；第二，原型验证系统必须能容纳大规模芯片，容量是关键；第三，需要快速debug、准确预测编译结果。
今年4月，Cadence推出了Palladium Z2企业级硬件仿真加速系统和Protium X2企业级原型验证系统，希望能够通过更为强大的硬件仿真加速(Emulation)和原型验证(Prototyping)工具，确保上述关键得以实现。Palladium Z2+ Protium X2这一组合被Cadence称为“系统动力双剑(dynamic duo)”，顾名思义，双剑合璧，要为系统仿真和验证提供更为强大的性能和容量支持。
Palladium Z2硬件仿真加速平台基于Cadence全新的自定制硬件仿真处理器，可以提供更快的编译速度和更全面的硅前硬件纠错功能。Protium X2原型验证系统，基于Xilinx UltraScale+ VU19P FPGA，为10亿门级的芯片设计，提供硅前软件验证所需的运行速度和初始启动时间。
“系统动力双剑，双系统无缝集成统一的编译器和外设接口是关键。此外，模块化编译技术也突破性地应用在两个系统中，使得100亿门SoC的编译工作可以通过Palladium Z2 系统10小时内即可完成，Protium X2系统也仅需不到24小时就可以完成”，张永专表示，“用户可以获得2倍容量提升和1.5倍性能提升，在更少的时间为大规模芯片验证完成更多次数的迭代。”
为了扩大应用范围，Palladium Z2和Protium X2在四个层面进行了优化：首先，支持包括RTL、Verilog、VHDL在内的所有硬件设计；其次，可以和虚拟模型放在一起同时仿真；第三，硬件加速器支持DDR4/DDR5/HBM/UFS等丰富的存储器类型；最后，为PCIE、USB、Ethernet等所有的接口协议提供相应的实际物理接口。
两个硬件平台值得关注
Palladium Z2硬件仿真加速平台基于Cadence全新的自定制硬件仿真处理器，Protium X2原型验证系统则基于FPGA。这样的硬件平台选择，背后又有哪些考虑？
张永专介绍，仿真产品要在仿真精确度和速度提升之间，寻找到“精妙的平衡”。在硬件仿真方面，业界其它产品都采用的是FPGA架构。但是在Cadence看来，基于FPGA架构的产品对硬件仿真而言，在RTL Code完全稳定之前，纠错和仿真速度只能取一舍一，FPGA其实很难实现快速迭代，无法真正节省开发时间。
与之相比，Palladium的硬件仿真核心处理器由Cadence定制开发，与上一代产品相比，除了处理器的制程更新之外，还采用了特殊的设计以实现硬件仿真加速，可以提供更快的编译速度，以及全面的硅前硬件纠错功能。
至于Protium X2为什么基于FPGA处理器？原因在于硅前软件验证属于软件调试范畴而非硬件纠错，通过通用型FPGA处理器，能够享受到先进制程和强大性能所带来的最高运行速度、最短初始启动时间、以及成本的降低。
这些设计上的突破，也使Cadence实现了差异化的特点。张永专认为，硬件仿真和软件仿真在未来的应用中各有千秋。软件仿真运行在服务器上，整体成本比硬件加速还是要低不少，非常适合形式验证、IP级仿真等应用；对于规模更加庞大的SoC芯片验证、软件调试、原型验证等工作，则需要Palladium Z2和Protium X2这样量级的产品。
不同场景下的灵活应用：AI芯片和数据中心CPU
对于Cadence的系统动力双剑，可以结合具体需求灵活使用。
以两大典型的芯片品类：AI芯片和数据中心处理器为例，张永专说道，AI芯片更注重与算法的结合去不断迭代。在这样的情况下，芯片在初期开发debug时，可能50%的时间进行硬件仿真加速，50%的时间进行原型仿真，因为它需要跑大量的向量运算、张量运算等。
数据中心的CPU处理器，不论是x86、Arm或是RISC-V架构，更注重芯片的效率和能耗。可能80%的时间用硬件加速，20%的时间跑操作系统。因此，在实际使用中，Palladium Z2和Protium X2所使用的时机、比例是不一样的，目标是效率最大化。
目前AI芯片正处在快速的发展周期中，芯片架构不断演进，不同类型AI芯片的存在，也进一步提升了芯片设计难度。Palladium Z2和Protium X2接口种类全、兼容性较好，可以有力支持AI芯片的设计，并缩短其设计周期，这在张永专看来，可能会是在AI芯片市场的竞争优势。
大约两年前，Cadence提出了智能系统设计战略。系统动力双剑作为该战略的一部分，已融入了智能化的特点。它们可以将验证数据收集到Cadence vManager验证管理系统中，让工程师可以直接看到项目进展，并通过AI配合大数据进行验证效率最大化。在这过程中，Palladium Z2和Protium X2采用独特的记忆方式，可以快速应用于FPGA、GPU、CPU等不同的芯片架构。目前，NVIDIA、AMD、Arm、xilinx等公司，都已公开证实了Cadence系统动力双剑的硅前硬件纠错及软件验证能力。
写在最后
芯片设计从规模复杂性到系统复杂性的转变，伴随着芯片、系统和软件的深度融合，半导体产业各个环节都在这一趋势下发生变革。此外，还有软硬件的协同设计、验证，已经向更为早期的阶段渗透。这是半导体新周期下，产业面临的共同挑战。
开发者从需求定义阶段即需要软硬件协同开发，才能得到期望的功能和性能。现阶段，他们最需要的就是通用、一致的工具流程，能够帮助他们优化功能验证、功能确认和硅前软件初启的工作负载分布；同时，更大的系统容量也成为复杂芯片设计、验证的必需。EDA大厂Cadence正在根据行业周期快速升级，来应对呈指数级上升的系统设计复杂度和上市时间的压力。
下载ECAD模型
