基于FPGA的串行进位加法器和超前进位加法器Verilog代码Quartus仿真

名称：基于FPGA的串行进位加法器和超前进位加法器Verilog代码Quartus仿真

软件：Quartus

语言：Verilog

代码功能：

串行进位加法器和超前进位加法器：

1、设计串行进位3位加法器。

2、设计超前进位3位加法器。

3、比较两者的延时。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. Testbench

设置

6. 仿真图

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. Testbench

设置

6. 仿真图

部分代码展示:

//3bit串行进位全加器
module add_3bit(a,b,cin,sum,cout);
input [2:0] a;//加数
input [2:0] b;//加数
input cin;//加数进位
output [2:0] sum;//和
output cout;//和进位
wire [2:0] T;//中间信号
//3个1位全加器串行进位,组成3位全加器
F_ADDR u1(.a(a[0]),.b(b[0]),.cin(cin) ,.sum(sum[0]),.cout(T[0]));
F_ADDR u2(.a(a[1]),.b(b[1]),.cin(T[0]),.sum(sum[1]),.cout(T[1]));
F_ADDR u3(.a(a[2]),.b(b[2]),.cin(T[1]),.sum(sum[2]),.cout(cout));
endmodule

点击链接获取代码文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=757