MPC755微处理器上的指令和数据缓存锁定

本文档描述了MPC755微处理器上的指令和数据缓存锁定特性。

MPC755是MPC750微处理器的后续产品。

缓存锁定术语

在本文档中，除非另有说明，否则术语 “cache” 适用于指令或数据高速缓存锁定。高速缓存锁定是防止部分或全部微处理器的指令或数据高速缓存被覆盖的能力。缓存锁定可以针对整个缓存或缓存中的单个方式进行。

整个缓存锁定 - 当整个缓存被锁定时，缓存中的命中率与未锁定缓存的命中率相同。缓存中未命中的任何访问都被视为 cacheinhibited 访问。在锁定时无效的缓存条目将保持无效且不可访问，直到解锁缓存为止。解锁缓存后，所有条目（包括无效条目）都可用。如果指令数或要锁定的数据大小与高速缓存大小相比较小，则整个高速缓存锁定效率低下。

方式锁定 - 仅锁定部分缓存是通过锁定缓存中的方式来实现的。锁定总是从第一种方式 （way0） 开始，并且是顺序的，即锁定方式 0、1 和 2 是有效的，但不能只锁定方式 0 和 way2。使用路径锁定时，必须至少有一条路径保持解锁状态。MPC755 微处理器上的最大可锁定方式数量为 3 种 （way0–way5）。与整个高速缓存锁定不同，以锁定方式访问的无效条目可用于数据放置。当对缓存的点击以锁定方式填充无效条目时，这些条目将变为有效并锁定。此行为与整个高速缓存锁定不同，在整个高速缓存中，即使高速缓存中存在无效条目，也不会在高速缓存中放置任何内容。缓存的 Unlocked 方式行为正常。