芯耀
与非AI
86
介绍
悬空未使用的CMOS输入经历栅极输入电容的逐渐充电。当NMOS和PMOS输出同时导通并传导电流时，浮动输入可能会看到静态电流的增加。或者，如果栅极电压达到阈值电平，并且向输入施加0.8V和2.0V之间的电压，则输出趋于振荡。例如，在16位总线驱动器中，大量的栅极保持浮动，导致IC消耗大量电流。浮栅的充电速率由其漏电流决定。浮动输入可能会出现间歇性或随机电路错误，因为输出无明显原因切换到不同状态。
这个问题的常见解决方案是通过上拉或下拉电阻器将浮动输入连接到VCC或接地。这样做的缺点是需要额外的部件和额外的板空间，并且电阻器消耗额外的功率。因此，这种上拉电阻方法建议用于交流供电系统，而不适用于功耗至关重要的电池供电设备。相反，使用了一种称为总线保持电路的特殊功能。
总线保持是内部上拉电阻器的改进版本。它是一个弱锁存器，当引脚为三态时，它会调用引脚的最后有效状态。总线保持在设备输入上提供小的正反馈电流。当输入改变逻辑状态时，总线保持电路向设备输入返回小电流，有效地增加了输入的转换。然后，该正反馈保持最终逻辑电平，直到有源驱动器将输入电压切换到相反的逻辑状态，其中总线保持再次保持逻辑状态。许多逻辑家族使用集成总线保持电路，这消除了对外部电阻器的需求，并节省了板空间。
阅读全文
下载ECAD模型
