DDR终端稳压器 TPL51200

在内存应用电路中，对于数据传输中位线较少的情况，传统上使用被动总线终止电阻（即泰尔文终止）来将DDR传输线路阻抗与电源阻抗相匹配，这可以有效降低成本（如图1所示）。

当Q1导通而Q2关断时，电流从VDDQ流经电阻RS和RT至VTT。此时，VTT端口吸收电流，接收器输入电压(Vin)高于参考电压(Vref)，接收器实现数字信号"1"的输入；

当Q2导通而Q1关断时，电流从VTT通过RT和RS经由Q2流向地面。此时，VTT端口提供电流，且Vin低于Vref，接收器实现数字信号"0"的输入。

为了获得更快的数据传输速率并确保数据传输的稳定性，越来越多的工业、汽车、通信和便携式电子系统采用DDR内存进行数据传输。在DDR内存中，多个位线共享一个VTT电压。为确保接收端DDR数据读写准确性，Vin必须大于或小于参考电压Vref 125 mV，以确保比较器正确翻转。

以DDR4为例，假设共有50条位线。此时，传统的被动终端电阻必须考虑功耗问题，特别是当高比特线和低比特线不对称时，RP电阻必须减小。

通常，Q1和Q2的导通阻抗为几十欧姆（以20 Ω为例）。在DDR4中，当高比特线多于低比特线时，VTT吸收电流。为确保数据读写的准确性，计算公式为：

(VDDQ - VTT) × [RT RQ1+ RS+ RT]+ VTT=(1.2-0.6) × 2565+ 0.6 ≥ 0.725

可计算得出VTT电压不能低于0.428 V。

以DDR4为例，当所有比特均为低电平时，为确保VTT电压，RP电阻不得超过1Ω，这将带来0.92 W的功耗。计算公式为：VDDQ2 1.22=RT+ RS+ RQ2 65RP+ RP//501+50 65 1+ 50

RP电阻带来的额外功耗为0.78 W，这是不可接受的。

与被动终止相比，主动终止的优势在于它可以提供稳定的VTT电压，并具有高输出电流能力。这可以避免由于源端阻抗匹配问题导致的数据读写错误，并通过消除Rp分压器大大提升系统效率。

TPL51200是3PEAK设计的一款高性能线性调节器，适用于DDR内存总线终端供电。

与其它DCDC解决方案相比，TPL51200减少了组件数量，节省了板空间和系统成本。它需要的MLCC电容更少，并且在全温度范围（-40 ºC至+85 ºC）内具有良好的负载调节特性。

同时，TPL51200还具有良好的瞬态调整能力。

TPL51200内置软启动功能（如图5所示）、短路保护功能（如图6所示）、过电流保护和过温度保护等其他功能。它还可以监控PGOOD引脚，帮助确认VTT的建立，确保数据读写的准确性。

DDR终端电源调节器TPL51200可以满足所有VTT总线终端的功率需求，例如DDR、DDR2、DDR3、DDR3L、DDR4和LPDDR4等。