数字ic设计_数字ic设计是什么意思

类型

新鲜热门

文章

Design Compiler中check_timing的各个检查项和含义
在数字IC设计流程中，Design Compiler (DC) 的 check_timing 命令主要用于检查设计的时序约束（SDC）是否完备。如果约束存在漏洞，后续的时序分析结果将不可信。该报告包含多种检查项（Check Items），主要涵盖时钟定义、输入输出约束、组合逻辑环路及特殊器件等方面。

志芯

463

06/15 10:32

数字ic设计
ACE总线的axcache和axdomain属性详解
AXCACHE和ARCACHE信号用于控制内存属性，影响传输、缓存和处理。AXCACHE[0]表示缓冲能力，AXCACHE[1]表示可修改性，而AXCACHE[3:2]则涉及分配策略。AXDOMAIN属性用于维护cache一致性，包括System、Non-shareable和Shareable三种模式。AXI组件需支持Shareable域以启用IO coherency和数据流动。合理配置AXCACHE和AXDOMAIN对于优化性能至关重要。

芯片架构笔记

972

05/21 16:56

总线数字ic设计
数字IC面经合集—30+企业
本合集汇集了26届秋招一线笔面试真题，涵盖多家头部企业的芯片验证、设计、验证等多个岗位，内容真实还原面试现场，涉及UVM验证流程、AMBA协议、跨时钟域处理等高频考点，并附有详细解答思路与项目拷打实录。

芯链团

1381

04/21 13:28

AI芯片芯片验证
“从大专到上岸数字IC设计，因为我不怕头铁”
我的经历可能比较坎坷，我高考之后首先是进入了大专学习，后面开始专升本到一个二本，随后考研到浙大。一路走来给我的感觉就是，有时候不要怕头铁，只要有了目标就去努力实现，就像现在咱们在修真院学习芯片相关的知识一样，大家都是奔着一份好工作而去，需要付出一些心力。

IC修真院

1019

2025/01/27

数字ic设计
数字IC设计中的分段时钟树综合
为什么需要分段去做时钟树呢？因为在某些情况下，按照传统的方法让每一个clock group单独去balance，如果不做额外干预，时钟树天然是做不平的。

志芯

5036

2024/09/01

ic设计数字ic设计

课程

热门企业换一换