屹立芯创-ELEADTECH

• 半导体先进封装除泡工艺选型指南：真空压力vs热压除泡机核心差异与应用场景全解析

  在半导体先进封装制程中，气泡缺陷是影响良率的“隐形杀手”——无论是3D堆叠、扇出型封装（FOPLP）还是晶圆级贴压，细微的气泡都可能导致键合失效、散热不良或电气性能下降。面对这一问题，真空压力除泡机与热压除泡机是目前行业最常用的两大解决方案，但工程师们经常困惑：两者到底有什么区别？该如何根据工艺需求选择？ 一、底层逻辑：两种技术的核心原理差异 要选对设备，首先得理解它们的“工作逻辑”——这是后续选

  屹立芯创-ELEADTECH

  388

  12/04 15:10

  半导体 先进封装
• AI芯片驱动下，后道测试与先进封装设备需求迎来爆发（下）

  先进封装与传统封装的核心区别在于芯片与外部系统的电气连接方式：先进封装摒弃了传统的引线连接，转而采用传输速度更快的凸块、中介层等结构。构成先进封装的四个关键要素包括再分布层（RDL）、硅通孔（TSV）、凸块（Bump）和晶圆（Wafer）。任何封装技术只要具备其中至少一个要素，即可归类为先进封装。在这四个要素中，RDL负责XY平面内的电气延伸，TSV实现Z轴方向的电气互联，Bump承担界面连接与应

  屹立芯创-ELEADTECH

  528

  11/26 13:16

  半导体 AI芯片
• AI芯片驱动下，后道测试与先进封装设备需求迎来爆发（中）

  自动测试设备（ATE）市场正随着AI芯片需求的增长而快速扩张。根据芯片类型的不同，ATE可分为存储测试机、SoC测试机、模拟/混合类测试机和射频测试机四大细分领域。在AI兴起的背景下，SoC测试机与存储测试机正加速放量。 一、测试设备市场迎来新机遇 从市场份额来看，SoC测试机和存储测试机已占据测试机市场的半壁江山。SEMI数据显示，2022年全球半导体测试机市场中，SoC测试机的市占率约为60%

  屹立芯创-ELEADTECH

  836

  11/26 08:30

  半导体 SoC
• AI芯片驱动下，后道测试与先进封装设备需求迎来爆发

  人工智能技术正以前所未有的速度从实验室走向产业化，催生了从云端到终端的全方位算力需求。这一变革的核心驱动力，是以ChatGPT、DeepSeek等为代表的大模型技术的突破与普及，它们不仅重塑了人机交互的方式，更引爆了对底层算力基础设施——AI芯片的庞大需求。 AI产业化浪潮奔涌，算力芯片与存储需求激增 中国市场作为全球AI发展的重要一极，增长态势尤为迅猛。 数据显示，2024年中国智能算力规模已达

  屹立芯创-ELEADTECH

  1002

  11/22 13:10

  AI芯片 先进封装
• SAW滤波器封装演进史：屹立芯创除泡+真空贴压膜技术赋能跨代工艺

  在无线通信系统中，高频信号传输常面临复杂电磁环境引发的干扰与噪声挑战。声表面波（SAW, Surface Acoustic Wave）滤波器凭借其高频率选择性、低插入损耗、优异的温度稳定性以及小型化封装等优势，已成为现代射频前端设计的核心器件，广泛应用于以下领域： 移动通信（5G/4G/LTE）：例如智能手机射频前端模块（RF Front-End），SAW滤波器在频分双工（FDD）系统中精确分离收

  屹立芯创-ELEADTECH

  911

  11/08 15:45

  半导体 电磁
• CSPT 2025圆满落幕 | 屹立芯创以“除泡”硬实力，赋能AI时代先进封装

  秋意正浓，芯潮澎湃。为期两天的中国半导体封装测试展览会（CSPT 2025）于江苏淮安圆满收官。屹立芯创在A09展位与各位新老朋友热情相聚，并深度参与了技术论坛，收获了丰硕的交流成果。我们衷心感谢每一位莅临展位的客户与伙伴，您的关注是我们持续创新的最大动力。 技术之声，洞见未来：聚焦AI封装可靠性核心 作为本届大会的技术亮点之一，屹立芯创研发工程师巫碧勤女士在“论坛五：AI芯片先进封装与集成技术”

  屹立芯创-ELEADTECH

  371

  11/04 14:40

  AI 半导体
• 屹立芯创SRS：突破混合键合翘曲与应力瓶颈

  混合键合技术的诞生背景 随着半导体工艺节点持续微缩（7nm、5nm、3nm及以下），单纯依靠线宽缩小已逼近物理瓶颈。行业转而通过先进封装技术提升系统性能、能效比与功能集成度。在市场需求驱动下，封装技术历经焊料凸点（Solder Bump）、铜柱凸点（Pillar Bump）-2D、微凸点（Micro Bump）、微焊盘（Micro Pad）-2.5D到无凸点（Bumpless）-3D的演进。混合键

  屹立芯创-ELEADTECH

  1657

  10/24 10:46

  半导体 先进封装技术
• 屹立芯创真空压力除泡系统交付OSAT巨头，国产高端装备再破壁垒

  近日，南京屹立芯创半导体科技有限公司（以下简称“屹立芯创”）自主研发的真空压力除泡系统正式启运出海，交付对象为OSAT头部企业，这是屹立芯创在国际化道路上的又一重要突破，也是中国高端半导体装备在海外高端市场斩获的关键里程碑。 微米级气泡：先进封装的隐形杀手 在先进封装向高密度、超薄化与异质集成迈进的道路上，微米级气泡已成为不容忽视的共性技术瓶颈。 于3D堆叠、超薄芯片（<50μm）及2.5D

  屹立芯创-ELEADTECH

  740

  10/14 17:40

  半导体装备 自主研发芯片
• 为中国芯造“屹立”器！屹立芯创除泡系统成功交付

  一个小气泡可导致芯片性能大幅下降甚至失效，微米级气泡是制约高端芯片封装良率的瓶颈之一。 近日，南京屹立芯创自主研发的真空压力除泡系统正式交付知名芯片巨头，用于高端芯片的先进封装产线。这也是屹立芯创继设备出口马来西亚以及进入国内多所高校科研机构后，在国际化道路上的又一次重要突破。 在芯片封装过程中，微小气泡被视为可靠性的“隐形杀手”。传统封装工艺中残留的气泡可能导致多种问题：应力集中引发封装层开裂、

  屹立芯创-ELEADTECH

  862

  09/24 17:46

  芯片封装 中国芯
• “堆”出万亿算力：先进封装如何驱动AI算力爆发

  一块小小的芯片，如何实现百倍增长的计算能力？答案不在缩小的晶体管，而在颠覆性的封装技术。 当 Yole Group 在《2025 先进封装产业报告》中抛出 460 亿美元的 2024 年市场规模数据时，整个半导体行业都感受到了这场革命的烈度 ——19% 的同比增幅远超消费市场的狂欢节奏，而 2030 年 794 亿美元的预测更意味着六年内将诞生一个 “封装界亚马逊”。驱动这场爆发的核心，正是 AI

  屹立芯创-ELEADTECH

  1344

  09/18 16:55

  半导体 先进封装
• 屹立芯创先进封装贴压膜系统落地深圳大学，推动产学研协同发展

  近日，屹立芯创正式向深圳大学交付了自研的晶圆级真空贴压膜系统。此次交付不仅是公司践行“为中国芯造屹立器”使命的重要里程碑，实现了国产高端封装设备在核心工艺环节的突破性进展，更是一次产学研深度融合的成功典范，为行业创新发展注入了全新驱动力。 直击痛点：破解先进封装“气泡”困局 在先进封装技术不断朝着更高集成度、更细微线宽发展的背景下（如Fan-Out、2.5D/3D IC、Chiplet等），晶圆级

  屹立芯创-ELEADTECH

  745

  09/11 17:36

  半导体 晶圆
• 决胜微米之间：DAF胶膜真空除泡方案

  在半导体先进封装向更高密度、更薄厚度、异质集成演进的浪潮中，Die Attach Film (DAF胶膜) 凭借其优异的工艺精度、超薄特性（可低至<10μm）和简化流程的优势，已成为芯片贴装不可或缺的核心材料。然而，其精密结构也带来了一个核心痛点——微米级气泡（Void）问题。尤其在追求极致集成的3D堆叠、超薄芯片（<50μm）、2.5D/3D封装等前沿领域，任何微小气泡都可能成为封装

  屹立芯创-ELEADTECH

  1112

  08/28 11:00

  半导体 芯片
• DAF胶膜（Die Attach Film）详解

  DAF胶膜，全称芯片粘接薄膜（Die Attach Film），又称固晶膜或晶片黏结薄膜，是半导体封装中的关键材料，用于实现芯片（Die）与基板（Substrate）或框架（Lead Frame）之间的高性能、高可靠性连接。这种连接直接决定了器件的机械强度、导热性能和长期可靠性。 在芯片粘接技术体系中，DAF属于粘接法中的先进形式。粘接法主要使用高分子树脂（如环氧树脂）作为粘接剂，包含流体状的固晶

  屹立芯创-ELEADTECH

  5094

  08/21 10:20

  半导体 先进封装
• 屹立芯创交付晶圆级真空贴压膜系统 国产高端装备助力先进封装良率跃升

  屹立芯创交付晶圆级真空贴压膜系统：国产高端装备助力先进封装良率跃升 值此八月启新之际，国内半导体封装装备领域传来捷报——屹立芯创自主研发的晶圆级真空贴压膜系统正式交付行业标杆客户！这不仅标志着公司在“为中国芯造屹立器”道路上迈出坚实一步，更彰显了国产高端封装设备在核心工艺环节的突破性进展。 直击痛点：破解先进封装“气泡”困局 在追求更高集成度、更小线宽的先进封装领域（如Fan-Out, 2.5D/

  屹立芯创-ELEADTECH

  861

  08/05 16:03

  晶圆 先进封装
• 半导体传统封装与先进封装的对比与发展

  半导体传统封装与先进封装的分类及特点 一、传统封装技术（成熟工艺，结构相对简单） 1、双列直插封装（DIP，Dual In-line Package） 特点：引脚从封装两侧直插而出，便于手工焊接和维修，成本低；但引脚间距大（如54mm），集成度低，占用 PCB 面积大。 应用：早期逻辑芯片、存储器、中小规模集成电路。 2、小外形封装（SOP，Small Outline Package） 特点：封装

  屹立芯创-ELEADTECH

  2367

  07/30 14:36

  半导体 先进封装
• 混合键合（Hybrid Bonding）工艺介绍

  所谓混合键合（hybrid bonding），指的是将两片以上不相同的Wafer或Die通过金属互连的混合键合工艺，来实现三维集成，在Hybrid Bonding前，2D，2.5D及3D封装都是采用焊锡球凸点(solder bump)或微凸点（Micro bump）来实现芯片与基板

  屹立芯创-ELEADTECH

  3739

  07/16 09:05

  混合键合 先进封装技术

正在努力加载...