浅谈光电探测器和图像传感器（二十）：图像传感器的主要性能参数（2）

图1 图像传感器性能参数关系

1. 量子效率 （见上一节）

浅谈光电探测器和图像传感器（十七）：图像传感器的主要性能参数（1）

2. 满阱容量

2.1 什么是满阱容量

在CIS的各项性能参数中，满阱容量（Full Well Capacity, FWC）是一个至关重要的指标，它直接决定了传感器能够捕捉的最大光信号强度，是影响图像的动态范围LDR和信噪比SNR的关键物理参数。

CIS像素单元的感光部分是一个PN结型光电二极管。当光线照射在传感器上时，光生载流子在结区附近产生。这些电子被收集并储存在结区电势构成的电子势阱里。势阱的大小决定了电子存储的最大数量。一旦电子数量超过了这个限制，像素就会“过载”乃至溢出到相邻像素或衬底，导致图像高光区域出现“过曝”或“ blooming”现象，丢失细节信息。

图2 满阱容量量示意图[15]

从电路角度看，PN结耗尽层具有电容特性，称为结电容或耗尽层电容Cpd。当电子被收集到势阱中时，相当于对结电容进行充电。存储的电荷量Q与结电容和电压变化的关系遵循电容的基本定义：

Q = CPD · ΔV

因此满阱容量的表达式是：

势阱的“深度”取决于PN结的偏置电压和掺杂浓度，即PN结电容。在反向偏置条件下，耗尽层宽度增大，势阱变深，能够容纳更多的电子。

图3 像素满阱容量限制示意图[16]

值得一提的是，上述表达式基于典型的CIS像素结构推导而出，即电荷完全存储在由PN结电容对应的势阱中。FWC和转换增益CG之间存在天然的制约关系。即：

转换增益描述的是单位电荷产生的电压变化，在电压摆幅一致条件下，其和FWC正好是反比关系。

在近年涌现的横向溢出积分电容（LOFIC）等衍生结构中，虽然 结电容CPD 依然决定了原始物理势阱的上限，但通过在电路中引入可切换或额外的存储电容，人为设置了等效输出电容。这种架构彻底解耦了 FWC 对转换增益（CG），线性动态范围（LDR）等的限制。

2.2 满阱容量的提升技术

研究人员发展了多种提高满阱容量的技术途径。 比如：

增大像素面积可直接扩展电荷存储空间，但会牺牲分辨率；

优化掺杂和电势分布通过调控纵向耗尽层宽度提升体电容；

优化器件结构如垂直pinning光电二极管可充分利用像素深度；

LOFIC技术在像素内集成横向溢出积分电容，实现FWC与转换增益的解耦；

像素Binning通过合并多个像素提升等效FWC，但是同样牺牲了像素分辨率；

DCG技术则通过切换转换增益在低噪声与高FWC模式间灵活选择。

值得一提的是，这些技术既可独立应用，也可协同融合。比如多曝光+DCG+LOFIC组合方案可以实现高HDR的同时保证高照和低照下的性能。

图4 提高满阱容量的主要技术

（1）增大光电二极管面积

根据满阱容量公式，增大PN结面积A可以直接提高满阱容量。然而，在像素尺寸不断缩小的趋势下，这一方法的空间有限。因此，研究人员开发了多种像素结构优化方案，如深光电二极管（Deep Photodiode），垂直堆叠等[17]。

图5 通过像素面积增大FWC[18]

除了直接增大像素面积，通过增加纵向深度同样可以有效提升满阱容量（FWC）。 来自STMicroelectronics与里昂纳米技术研究所的研究团队，于2015年提出了一种基于垂直pinning光电二极管与PMOS读出电路的P型背照式像素结构，在1.4μm像素间距下实现了超过7000h⁺的满阱容量和134μV/h⁺的转换增益，为亚微米像素的高FWC设计提供了重要技术参考。

图6 垂直Pinning 光电二极管像素结构示意图和电势分布图[19]

（2）优化光电二极管结构

采用深沟槽隔离（BDTI）、背照式（BSI）或堆栈式结构等技术，减少像素间的光学串扰和电荷泄漏，提高光电转换效率和电荷存储能力。例如，BSI结构将感光区与电路层分离，增加光收集面积，间接提升满阱容量。

 

图7 优化DTI拓展有效结区深度实现等效FWC增大[15]

（3）优化掺杂分布

通过精确控制光电二极管的掺杂浓度和分布，可以优化耗尽层特性。例如，采用渐变掺杂或埋入式光电二极管（Pinned Photodiode）结构，可以在保持低暗电流的同时提高满阱容量。

图8 4TPPD像素的电势分布图[20]

在三星的 ISOCELL 技术演进中，VTG（Vertical Transfer Gate，垂直转移栅） 是一项旨在解决“像素尺寸缩小”与“性能下降”之间矛盾的结构性革命。在传统的图像传感器设计中，转移栅（TG）是水平放置在像素表面的；而在 VTG 架构中，三星将转移栅转变为垂直插入光电二极管内部的结构。 VTG通过将电荷读取深度从浅层PD扩展至深层PD区域，使 pinning 电压下移至更大面积的深层PD。这一设计显著提升 FWC（满阱容量），并且提高了电荷的转移率，消除了图像lag问题。

图9 三星ISOCELL的VTG技术[21]

豪威公司的研究团队2019年针对亚微米像素中噪声与满阱容量的固有权衡问题，也开发了垂直传输门（VTG）技术和重构像素布局。配合高能离子注入优化，实现线性FWC较传统设计提升20%。新布局采用水平-垂直二维晶体管排布，在保持其他晶体管优化长度的同时，将源跟随器面积增加75%，显著抑制RTS噪声（降低70%）并达成1.2e⁻ rms的低读出噪声。

图10 基于VTG结构的像素设计，可实现FWC的提升[22]

（4）像素共享与合并

在低分辨率模式下，通过将多个相邻像素的电荷合并（Binning），可以有效增大等效满阱容量。例如，2×2像素合并可以将满阱容量提高约4倍，同时降低读出噪声，提高低光性能。但是像素Binning会带来成像分辨率的减低，这在对成像分辨率要求比较高的场景并不适用。

图11 像素Binning带来的分辨率下降问题[23]

（5）引入溢流积分电容（LOFIC）

在像素旁增设高密度电容，当光电二极管满阱时，多余电荷可转移至电容存储。通过双信号读取，结合主像素和电容中的电荷信息，实现单帧HDR，显著提升满阱容量和动态范围，适用于手机、汽车传感器等领域。这部分详细内容将在动态范围章节详细介绍。

（6）双转换增益（DCG）技术

既然CG和FWC之间天然存在物理制约关系，那就设置一个可选的切换模式，从而兼顾不同场景下的性能需求。这一思路十分直接， DCG技术正是基于这一思路应运而生。

DCG（Dual Conversion Gain）技术通过切换浮置扩散节点电容，实现在同一像素中切换高低两种转换增益模式扩展动态范围。高CG模式（蓝线）噪声底低、灵敏度高，适合弱光；低CG模式（红线）满阱容量大，不易饱和，适合强光。两模式拼接实现场景间动态范围（Inter-scene DR）的显著提升，但单帧动态范围仍受各自满阱限制。

图12 DCG技术实现对DR,CG等性能的兼顾

3. 动态范围

3.1 什么是动态范围

动态范围（Dynamic Range, DR）是CMOS图像传感器的核心性能指标，定义为传感器能够同时分辨的最强信号与最弱信号的比值，通常以分贝（dB）表示。

DR综合反映了传感器在高光照条件下的满阱容量（FWC）极限与低光照条件下的噪声基底（Noise Floor）限制，直接决定了成像系统在极端光照对比场景下的细节保留能力。

动态范围DR的公式为：

从公式中可以看到，动态范围由满阱容量（FWC）和读出噪声共同决定。

近年来，随着电路设计优化和先进工艺的应用，各种噪声抑制技术已将CMOS图像传感器的读出噪声降低至~1e⁻ rms的极低水平，其噪声性能已媲美甚至超越传统CCD器件。在这一背景下，进一步提升动态范围的关键瓶颈已从噪声抑制转向FWC的扩展，如何通过器件结构创新、新型电容集成及工艺优化来突破PN结电容的固有限制，成为当前高性能CIS研究的核心方向。

3.2 动态范围的提升技术

在早期，由于满阱容量（FWC）的提升技术相对受限，动态范围的扩展主要依赖多曝光技术实现。常见的多曝光技术包括：时域多帧合成（如长短曝光交替采集后融合）、空间域像素级曝光控制（如行交织曝光或棋盘格曝光模式），以及时序域非均匀曝光（如渐进式曝光时间调整）。这些方法通过牺牲时间分辨率或空间分辨率换取动态范围，但易引入运动伪影与分辨率损失，为后续单帧HDR技术的发展奠定了需求基础。

图 12 提高动态范围的常见技术

（1）LOFIC技术

在今年的IISW 2025(国际图像传感器会议)上，日本东北大学的須川成利(Shigetoshi Sugawa)教授获得了IISS(国际图像传感器协会)先驱成就奖(IISSPioneering Achievment Award)，以表彰他发明的LOFIC像素技术对图像传感器产业的贡献。

LOFIC是一种像素内集成的大容量电容结构，用于扩展光电二极管的满阱容量（FWC），从而提升图像传感器的动态范围（DR）。其核心思想是：当光电二极管（PD）和浮置扩散节点（FD）饱和时，溢出的光生电荷被引导至相邻的大电容中继续积分，而非直接溢出到衬底造成信号损失。

图14 LOFIC原理示意图[25]

图15 lofic的原理示意

LOFIC技术通过双电容结构解耦FWC与CG的制约：这是由于它在传统的像素电路基础上，引入了一个与光电二极管（PPD）并联的高密度侧向溢出积分电容。 该电容通过溢出开关（S）与浮置扩散节点（FD）相连，形成了电荷存储的"双轨制"架构——小容量的FD专司高增益读出，而大容量的LOFIC则承担过量电荷的扩展存储。

具体而言，在低光照条件下，光生电荷首先积累于PD并转移至FD，此时仅利用小电容CFD 完成高转换增益读出，保证了高灵敏度和低噪声；当光照增强、FD接近饱和时，溢出开关开启，过量电荷横向溢入LOFIC继续积分，此时总满阱容量扩展为

FWCtotal=(CFD⋅ΔVFD+CLOFIC⋅ΔVLOFIC)/q 。

这种空间上的功能分离打破了传统像素中FWC⋅CG=ΔVmax 的固有限制，使高转换增益与高满阱容量得以并行实现，为单曝光宽动态范围成像提供了关键的技术基础。

值得一提的是，LOFIC技术虽然也涉及CG的切换，但是其和我们说的DCG的本质是不一样的，LOFIC是在像素内集成额外大电容，而DCG是通过开关切换FD并联电容，改变转换增益.但是这两个技术可以紧密结合，实际上目前很多产品本质上是将DCG中的低转换增益电容（LCG）改造为可溢出的LOFIC

图16 LOFIC实现CG和FWC的解耦

东北大学Sugawa团队于2018年提出的横向溢出积分沟槽电容（LOFITreC）技术，通过创新的器件结构和工艺集成，成功实现了24.3Me⁻的FWC和95ke⁻/μm²的空间效率，为高精密近红外吸收成像提供了突破性解决方案。

该研究的核心创新在于将深沟槽MOS电容集成于像素内部，替代传统的平面MOS或后段MIM电容。LOFITreC采用N⁺掺杂多晶硅作为上电极，硅衬底侧的电子反型层作为下电极，中间以高质量栅氧化层为介质，形成三维立体电容结构。与MIM电容相比，沟槽MOS电容的优势体现在：（1）工艺兼容性：与标准CIS前段工艺集成，无需额外的BEOL掩模层；（2）电容密度提升：通过深宽比优化，在16μm像素间距内实现1.6pF容量；（3）填充因子优化：垂直沟槽结构横向占用面积小

图17 LOGIC的电路和器件示意图[26]

东北大学Sugawa团队于2020年提出的双级横向溢出积分电容（Two-Stage LOFIC）架构，通过创新性电容级联设计，实现了单曝光下超过120dB的动态范围，同时保证了所有信号切换点处SNR不低于35dB，为高性能WDR成像提供了重要技术突破。

图18 two-stage logic像素示意图，Sugawa文章

（2）多转换增益技术

转换增益（Conversion Gain, CG）是图像传感器中的核心物理参数，描述单位电荷信号转换为电压信号的效率。

转换增益定义为单个电子产生的电压变化量：

转换增益决定了整个链路的系统增益，即单位电荷最终转换的数字信号DN的大小。系统增益SG与转换增益的关系可以描述为：

CG越高，相同电压噪声对应的等效电子噪声越小，而信号强度越大，因此高的CG有利于实现信噪比的提升。但高CG伴随满阱容量降低，易致高光饱和，从而限制动态范围。

具体说来，DCG技术的电路示意图如下。该技术通过在浮动扩散区（FD）节点引入 DCG 切换管与增益补偿电容，利用精准的时序控制实现高转换增益（HCG）与低转换增益（LCG）的灵活切换。

在 HCG 模式下，DCG 管处于断开状态，FD 节点仅保留极小的寄生电容，从而最大化电荷-电压转换比例，展现出高灵敏度与超低读出噪声的特性；而在 LCG 模式下，DCG 管导通，将额外的补偿电容并入 FD 节点，使等效电容显著增大，从而能够承载更多电荷，提升满阱容量。

图19 DCG原理示意图[27]

图20 DCG技术对FWC和CG的提升收益[27]

DCG与LOFIC均支持单次曝光，可有效消除运动伪影，提高动态范围。这两个技术虽然都涉及电容扩展，但是其原理不相同。

DCG核心原理是：提供电荷Q转电压信号V的可变增益。其通过时域切换FD电容改变转换增益，侧重提升暗部灵敏度并降低噪点，适合高集成度的小像素设计； LOFIC核心原理是：提供像素内在大光照条件下溢出的光生电荷的承接容器，从而扩大动态范围上限。其通过空间分离结构引入溢出电容，侧重物理性扩展满阱容量（FWC），在保留高光细节及实现120dB以上超高动态范围上更具优势。然而LOFIC技术常常结合DCG技术实现像素的HDR。

图21 LOFIC和DCG的对比[28] [29]

技术对比

传统 Software HDR(多帧曝光合成) 依赖多帧堆叠，虽然易于实现，但在拍摄运动物体时无法避免鬼影，且暗部噪点控制能力有限。

Dual-ISO (DCG) 通过单次曝光下的增益切换，在不牺牲运动处理（Motion handling）的前提下，显著提升了低光下的信噪比，成为手机摄影平衡噪点与动态范围的主流方案。

相比之下，LOFIC 则是物理层面的终极方案：它利用横向溢出电容接住饱和电子，在单次曝光（Single exposure）内实现 120dB+ 的惊人跨度，彻底解决了高光溢出和 LED 闪烁问题。此外LOFIC 还可以与 DCG 的结合实现超高动态范围（UHDR）和低噪高灵敏度。这种硬件级的单次曝光能力，使其在对精度和实时性要求极高的车载安全及高端成像领域展现出碾压级的性能优势。[28]

图22 几种代表性HDR技术的对比

其他技术

除了上述多帧合成、DCG、LOFIC等技术外，基于大小光电二极管（Dual-PD / Split-PD）的像素内HDR拓展技术亦为代表性方案。该技术通过在单个像素内集成不同感光面积的光电二极管——通常为大PD（高灵敏度，低满阱容量）与小PD（低灵敏度，高满阱容量）的组合——实现对明暗极端场景的同步捕获。大PD负责捕捉暗部细节，小PD则记录高光区域信息，二者输出经算法融合后即可扩展动态范围。此类方案避免了多帧合成带来的运动伪影问题，同时保持了单帧成像的实时性优势，已成为车载、安防等高速应用场景的主流技术路线之一。

 

图23 大小像素技术[30]

多像素设计除了可以实现HDR外还能引入PDAF功能。这一部分后续再介绍。

图24 PDAF技术[31]

值得一提的是这些HDR拼接技术都会导致SNR的drop，尤其是在模式切换处。比如在多曝光HDR技术中的SNR drop主要源于曝光切换边界的非连续性。DCG技术中SNR Drop主要源于CG切换处的读出噪声项的非连续性。

图25 多曝光HDR技术中的SNR drop问题[32]

图26 多CG HDR技术中的SNR drop问题[33]

4. 读出噪声与信噪比

在CMOS图像传感器（CIS）的成像链中，信噪比（SNR）是衡量图像质量的核心指标，其本质反映了传感器在捕捉有用信号的同时抑制各类噪声的能力。

根据成像链路图，光子在通过光学模组后，经传感器像素转换为电子，再由读出电路转换为数字信号进行处理。在此过程中，影响SNR的关键因素包括信号强度以及系统内部产生的各类加性噪声。

图27 成像链路模型和读出噪声

CIS（CMOS Image Sensor）读出噪声是指在像素信号从电荷域转换为电压域，并经模拟前端读出、模数转换（ADC）直至数字输出的全过程中，非信号依赖的随机电压波动。其物理本质为读出电路中各节点的热噪声、1/f噪声及随机电报噪声（RTN）的叠加，通常以等效电子数（e⁻ rms）或数字值（DN rms）量化表征。总读出噪声电压为各噪声源平方和开根。

当读出噪声和暗电流噪声被压制到极低水平，甚至达到亚电子（Sub-electron）级别时，图像传感器的信噪比性能便进入了由输入信号量子统计规律主导的阶段，即进入 SNR limit阶段。噪声完全由信号噪声决定，此时SNR表达式如下：

这里 N_sig 代表像素收集到的有效信号电子数。

由于光子的发射与到达服从泊松分布，其固有的涨落即为散粒噪声（Shot Noise）。这意味着即使传感器本身不产生任何电学噪声，图像质量依然受限于光信号自身的统计不确定性。

图28 CIS的SNR随着信号强度（此图中为曝光时间）的变化曲线[34]

由上图可以看到，在信号强度比较强的时候SNR接近逼近理论极限即sqrt（N），此时散粒噪声主导。在信号比较弱的时候，由于其他噪声（读出噪声，暗电流噪声）逐渐主导，导致SNR偏离理想曲线，这也是为什么基于传统CIS架构要实现弱光下高SNR比较难的原因。

图29 各种噪声随着信号强度变化的变化关系[34]

值得一提的是前面的信噪比分析我们只考虑主要的噪声来源即读出噪声，散粒噪声，暗电流噪声等。且只考虑了加性作用。这一简化近似处理在高信噪比时可以适用，但是在信号强度低的弱光场景，对各个噪声来源的准确建模至关重要。Mikhail Konnik和James Welsh等人系统综述了CCD和CMOS固态图像传感器的噪声建模方法。其对图像传感器噪声按信号处理流程分为三个阶段进行建模：[34, 35]

光子到电荷转换阶段：包括光子散粒噪声（泊松过程）、光响应非均匀性（PRNU，高斯分布）、暗电流及其散粒噪声、暗电流固定模式噪声（Log-Normal等非对称分布）、源跟随器噪声（白噪声、1/f噪声、随机电报噪声）

电荷到电压转换阶段：包括感测节点复位噪声（kTC噪声）、偏移固定模式噪声（列向条纹噪声）、V/e⁻和V/V增益非线性

电压到数字信号转换阶段：包括ADC积分/微分线性误差、量化噪声

这一详尽的建模框架有效填补了图像处理算法开发与测试中真实噪声仿真工具的空白，为弱光成像条件下的算法性能评估提供了更为准确的理论基础。

图30 整个成像链路的详细噪声模型[35]

（未完待续。。。）

参考文献

1. https://www.ansys.com/zh-cn/simulation-topics/what-is-cmos-image-sensor.
2. https://www.oldfastglass.com/news/2023/2/14/a-filmmakers-guide-to-sensor-sizes-and-formats.
3. https://fstoppers.com/education/which-sensor-size-suits-your-type-photography-best-436071.
4. https://scientificimaging.com/knowledge-base/qe-curves-for-cmos-imagers/.
5. https://www.1stvision.com/machine-vision-solutions/2021/04/keys-to-choosing-the-best-image-sensor.html.
6. https://image-sensors-world.blogspot.com/2017/12/iedm-image-sensor-presentations.html.
7. Yokogawa, S., et al., IR sensitivity enhancement of CMOS Image Sensor with diffractive light trapping pixels. Sci Rep, 2017. 7(1): p. 3832.
8. https://www.fortsense.com/News/show?status=1&id=106.
9. https://blog.pyramidimaging.com/2018/03/27/understanding-back-illuminated-technology-in-machine-vision/.
10. https://www.ephotozine.com/article/digital-camera-sensor-technology-explained-16808.
11. <【image sensor 表面等离激元优化】R33.pdf>.
12. Brongersma, M.L., N.J. Halas, and P. Nordlander, Plasmon-induced hot carrier science and technology. Nature Nanotechnology, 2015. 10(1): p. 25-34.
13. Yoshinaga, T., et al., Photon confinement in a silicon cavity of an image sensor by plasmonic diffraction for near-infrared absorption enhancement. Opt Express, 2022. 30(20): p. 35516-35525.
14. Jia, C., et al., Interface‐Engineered Plasmonics in Metal/Semiconductor Heterostructures. Advanced Energy Materials, 2016. 6(17).
15. https://r2.community.samsung.com/t5/Galaxy-S/World-s-First-200MP-ISOCELL-HP1-sensor-new-50MP-ISOCELL-GN5/td-p/9454368.
16. _<A_0.8_m_Smart_Dual_Conversion_Gain_Pixel_for_64_Megapixels_CMOS_Image_Sensor_with_12k_e-Full-Well_Capacitance_and_Low_Dark_Noise.pdf>.
17. https://semiengineering.com/cmos-image-sensors-cis-past-present-future/.
18. https://www.teledynevisionsolutions.com/learn/learning-center/imaging-fundamentals/full-well-capacity-and-pixel-saturation/.
19. <A low-noise, P-type, vertically-pinned and back-sideilluminated pixel structure for image sensor.pdf>.
20. Chen, C., et al., An Improved Model for the Full Well Capacity in Pinned Photodiode CMOS Image Sensors. IEEE Journal of the Electron Devices Society, 2015. 3(4): p. 306-310.
21. https://image-sensors-world.blogspot.com/2014/02/samsung-isocell-details-presented.html.
22. A new 0.8µm CMOS image sensor with low RTS noise and high full well capacity.
23. https://www.teledynevisionsolutions.com/learn/learning-center/imaging-fundamentals/binning/.
24. https://imagesensors.org/awards/pioneering-achievement-award/.
25. https://blog.csdn.net/nyist_yangguang/article/details/123122096.
26. A_24.3Me_Full_Well_Capacity_CMOS_Image_Sensor_with_Lateral_Overflow_Integration_Trench_Capacitor_for_High_Precision_Near_Infrared_Absorption_Imaging.
27. 0.8㎛-pitch CMOS Image Sensor with Dual Conversion Gain Pixel for Mobile Applications.
28. https://www.androidauthority.com/camera-lofic-explained-3639404/.
29. https://www.allpcb.com/allelectrohub/ccd-vs-cmos-image-sensors-cmos-sensor-principles.
30. Yoo, D., et al., Automotive 2.1 mum Full-Depth Deep Trench Isolation CMOS Image Sensor with a 120 dB Single-Exposure Dynamic Range. Sensors (Basel), 2023. 23(22).
31. https://www.techinsights.com/blog/part-4-non-bayer-cfa-phase-detection-autofocus-pdaf.
32. Skorka, O. and P. Romanczyk, A review of IEEE P2020 noise metrics. Electronic Imaging, 2022. 34(16): p. 109-1-109-6.
33. Otani, A., et al., An Area-Efficient Readout Circuit for a High-SNR Triple-Gain LOFIC CMOS Image Sensor. Sensors (Basel), 2025. 25(19).
34. https://scientificimaging.com/knowledge-base/c15-estimating-camera-performance/.
35. high level numerical simulation of noise in ccd and cmos photosensors review and tutorial.