浅谈光电探测器和图像传感器（十七）：图像传感器的主要性能参数（1）

列完提纲后才发现这部分内容要写的话内容还蛮多的，一篇显然写不完。这篇先开个头，后面慢慢更新补充吧~

（不好意思，我好像上篇也这样说 ( ´ • ̥ × • ̥ ` ) ）

图像传感器（CIS, CMOS Image Sensor）是现代摄像头、手机及工业视觉系统的核心。与光电探测器类似的是，图像传感器也是基于光电二极管为基本感光单元的光电传感器件，与更普适的光电探测器不同的是，图像传感器更关注阵列级别的成像性能，而不是单点的光电转换关系。下图是一个典型的图像传感器的像素结构的示意图。

图1 图像传感器像素结构示意图[1]

如下图总结所示，评价一款图像传感器的性能，通常需要从感光能力、画质质量、成像速度、电路特性、靶面规格来进行综合衡量。

图2 CIS图像传感器性能参数总图

1. 靶面尺寸、像素分辨率、与像素尺寸

图像传感器的靶面尺寸是由像素分分辨率和像素尺寸决定的，这一关系比较直观，其关系图如下所示。

图3 靶面尺寸和像素分辨率的关系

因此在靶面尺寸（成本和应用场景限制）一定的情况下，像素越小，其像素分辨率越高，但是由于像素变小，其光电性能随之恶化。他们三者间存在天然的制衡关系。在对画质和帧率有要求时，通常会保证像素尺寸，牺牲一定的分辨率（像素分辨率的增加也会带来帧率恶化）；反之，在对成像分辨率要求较高时，会牺牲帧率和信噪比，保成像分辨率和画质。在对整体性能要求高时，会选择提高靶面尺寸（对应画幅），兼顾分辨率和像素性能，这就是摄影圈常说的“底大一级压死人”，因为传感器靶面面积越大，所呈现的画质和像素综合性能优势就越大。

在 CIS 产品（尤其是消费级与工业级）中，为了便于光学模组厂进行镜头适配（也方便和下游客户交流规格），行业通用 “画幅” (Optical Format) 来表征图像传感器的靶面尺寸。

画幅这一衡量标准，在由 20世纪中叶的真空摄像管（Vidicon Tube）行业 共同确立的标准，一直沿用至今。 这种表述方式建立了画幅与对角线尺寸 (D) 的直接换算关系，而非直接对应水平 (H) 或垂直 (V) 尺寸。其核心逻辑在于光学设计：为规避边缘暗角（Vignetting），镜头设计通常以对角线 D为直径的像场圆 (Image Circle) 作为覆盖边界。因此，在相同的画幅规格下，传感器可以兼容不同的像素长宽比（但目前市面上常见画幅一般对应一个主流的长宽比，比如4:3等）。

若已知画幅的分数形式是1/n 英寸，那么画幅和像素对角线尺寸D之间的换算关系是：

图5 常见画幅规格和靶面规格[2]

传感器画幅不仅是成像质量的物理基础，更深度制约着光学模组的设计复杂度、体积及成本。因此，不同应用领域往往采取差异化的选型策略：在对空间高度敏感且追求极致集成度的消费级手机市场，传感器多受限于机身堆叠空间，通常采用 1 英寸以下的画幅规格；而在追求极致动态范围与光电性能的专业摄影领域，则倾向于选择全画幅乃至中画幅传感器，通过大尺寸感光面积与精密光学系统的协同，实现顶级的影像解析力。

图6 画幅规格和应用场景的对应关系 [3]

2. 光电响应参数

量子效率

量子效率的具体定义和计算在光电探测器主要性能指标中已做介绍，这里就不过多赘述。直接给出公式定义（和光电探测器一样）。

量子效率是指探测器收集的光生载流子数与入射光子数的比值，通常以百分比表示。公式表示为：

其中：

• • N_ph为探测器生成的光生载流子数
  • N_in为入射光子数

外量子效率反映了光子向载流子的转换效率，受到材料带隙、吸收特性和表面缺陷的影响。

下图是索尼（Sony）官网给出的Pregius 系列的CIS图像传感器的QE曲线（黑白相机）。可以看到不同传感器系列的QE曲线的大体趋势虽然接近（由硅材料本征特性决定），但是具体值是有所差异的（由具体像素结构和工艺决定）。

当考虑RGB彩色相机时候，QE曲线还要耦合RGB filter的透过带宽特性，其典型的QE曲线如下图所示。

从QE的公式上看，提高QE的关键是提高有效收集的光生载流子数目。而提高有效收集光生载流子数目的关键是提高光吸收率、光电转换效率、载流子输运效率。

有效收集的光生载流子数Neh= 光吸收率 * 光电转换效率 * 载流子输运效率 * 增益项

一、提高光吸收率

提高光吸收率的方案主要是通过像素光学设计，提高在有源结区的等效光程，从而提高入射光的有效吸收。当前常见的技术包括：

图9 提高吸收率的各种方案[6] [7-10] [11]

FSI->BSI工艺优化：

在 FSI结构中，入射光必须先经过微透镜和滤光片，然后穿过多层金属布线层才能到达底部的光电二极管）。这一方面拉长了光从入射面到感光面的光路径，降低Fill Factor，导致更多光传输损耗，另外一方面也限制了光收集角。在 BSI结构中，传感器芯片被“翻转”了过来，布线层被放置在感光层的背面。光线直接射入光电二极管，不再受金属线路的干扰。这使得入射光子被捕获的概率大大增加，直接提升了 QE。[9]

无间隙微透镜技术（Gapless Micro-Lens, OCL）：

传统的微透镜之间存在缝隙，而无间隙技术通过优化工艺，让微透镜相互边缘紧贴，实现了“全覆盖”的集光效果。佳能于 2008 年推出佳能 EOS 50D 时引入了无间隙微透镜技术，消除了传感器上微透镜之间的间隙，这意味着更多的光线能够照射到光敏二极管或像素阱，从而减少了所需的放大倍数，进而改善了噪声性能。这一技术在 2008 年推出的佳能 EOS 5D Mark II 和 2009 年推出的佳能 EOS 7D 中得到了进一步发展，通过缩短传感器与无间隙微透镜之间的距离，提高了像素对光的敏感度，从而进一步改善了噪声性能。[10]

陷光结构：

陷光结构和DTI结构结合，可以实现光吸收效率的进一步提高，并降低像素间串扰（未吸收的光反/折射到隔壁像素），和镜组内光串扰（未吸收的光反射回成像镜组，产生杂散或鬼像）。常见的陷光结构是PSD（金字塔表面结构）。传统的硅表面是平坦的，由于硅与空气/钝化层之间的折射率差异较大，光线射入时会有相当比例被反射。PSD通过将感光层表面“毛玻璃化”，从两个维度提升：

1）降低反射率：PSD的微金字塔结构创造了一个渐变的折射率层。光线在金字塔斜面会发生多次反射，每次反射都有机会射入硅内部。这相当于增加了光线与硅表面的“接触次数”，降低平均入射角，极大降低了表面的反射损失。

2）增加光程长度： PSD 结构中，光线以特定角度折射进入硅，结合DTI结构的全反射，实现在有源吸收层中更长的光程。这对吸收系数较低的长波红光QE 提升尤为显著。**[7]**

表面等离激元结构：

上图中所述工作中，通过金属光栅式的等离激元结构设计，可以实现将“垂直入射”的光强行转变为“横向传播”，结合DTI像素隔离结构，从而极大地延长光在硅中的行进路线 [11] 。这一作用和PSD+DTI协同的 light-focus 技术比较类似，区别在于传统的折射PSD 金字塔结构只能小角度的改变光的角度，但等离激元衍射可以将入射光散射到一个极大的角度接近90°，从而构建共振腔型结构，极大提高光吸收。除了这一作用方式外，表面等离激元还可以从以下层面提高光吸收。

图10 表面等离激元结构增强的主要原理

总的来说，等离激元结构可以从三个原理层面实现光吸收的增强，1）直接激发产生光生热载流子，并注入到硅中； 2）实现对光场的增强，提供硅吸收效率； 3）对入射光进行调制，耦合DTI结构实现光程增强从而提高吸收效率。

其中3）中的调制，除了可以改变光的传播方向，还可以实现偏振、波长等维度的选择，从而实现偏振调制或者波长调制。[11-14]

二、提高光电转换效率

光电转换效率即有效收集的光子转换为的电子-空穴对数量。提高光电转换效率即需要确保每一个被吸收的光子都能成功激发出一对电子-空穴对，即提高**内量子效率 (Internal QE)**。

提高光电转换效率的关键是降低复合。载流子输运需要一定的时间，虽然这也可通过优化输运本身来改善，但是由于输运路径和时间无法无限缩短（虽然前沿研究有基于极窄沟道的弹道输运、超热非平衡载流子输运等新兴技术，但是目前产品化的CIS里，像素结构还是基于传统的PD，基于平衡态的漂移-扩散输运），因此需要尽可能降低输运时间内的载流子复合，即提高光生载流子的有效寿命。

降低复合的关键是降低电子-声子相互作用和降低电子-缺陷态跃迁交互，即：

1）降低晶体缺陷；

2）做好温度控制和体系散热；

3）表面/界面钝化，降低Dit和Fix Charge作用

（时间有限，这一段暂时就不给大家找图了，下次详述）

除了以上方案外，在短波和高能粒子探测里，还可以通过下转化过程的优化来提高光电转换效率。

三、提高载流子输运效率

（这一段这次没图，但是比前面都重要，下次详述）

提高光吸收率和光电转换效率能保证，要实现载流子高效输运

这里提高载流子输运效率的关键是：

1）提高漂移区/耗尽区宽度，降低扩散区宽度，增大耗尽区内的光生载流子占比（耗尽区要往吸收区移动，最好与光吸收区overlap，并避开入射表面的由缺陷态构成的复合层），减少输运过程中的载流子复合；
2）降低BSI界面的缺陷密度、优化界面氧化叠层，降低界面暗电流，优化BSI界面的电势。实现把界面处光生载流子往N-node“推”。

3）优化输运过程中的电势分布，优化漂移电场设计，使得载流子 在内建电势构成的“势能滑梯”中快速（提场强）、高效（提平均速度）、无阻碍（降低势垒和界面非理想因素）、无复合（降低声子作用、降低辐射跃迁）的加速漂移输运到node并被有效收集，提高输运方向上的等效平均自由程，降低散射次数。比如上几次和大家提到的cannon的 charge focus技术。

4）缩短载流子输运路程。第四点虽然在学术界研究比较多，比如MSM叉指结构，垂直沟道结构等，但是在传统CIS中，受限于产业化的工艺限制，目前暂时难以落在产品上。

（时间有限，这一段暂时就不给大家找图了，下次一定）

四、增益项

增益即在电荷量较少时，通过物理机制放大信号。注意的是这里的增益主要指的是实实在在提高光生载流子收集数目的增益，不是信号转换增益（CIS里的Conversion Gain, CG就是个电荷到电压的信号转换增益）。

如何通过增益的引入实现“1生N”一直学术界研究的热门话题，相关技术包含碰撞倍增、低压雪崩倍增、弹道雪崩、PVFET、photogating等技术。但是这些技术由于会引入电压、速度、材料、可靠性等代价，目前还未看到在业界的相关进展。

最后提高 QE 的路径可以概括为：让光进得来（BSI/微透镜）、留得住（增加厚度、DTI、陷光结构）、转得多（****界面和输运优化）。

未完待续

参考资料

1. https://www.ansys.com/zh-cn/simulation-topics/what-is-cmos-image-sensor.
2. https://www.oldfastglass.com/news/2023/2/14/a-filmmakers-guide-to-sensor-sizes-and-formats.
3. https://fstoppers.com/education/which-sensor-size-suits-your-type-photography-best-436071.
4. https://scientificimaging.com/knowledge-base/qe-curves-for-cmos-imagers/.
5. https://www.1stvision.com/machine-vision-solutions/2021/04/keys-to-choosing-the-best-image-sensor.html.
6. https://image-sensors-world.blogspot.com/2017/12/iedm-image-sensor-presentations.html.
7. Yokogawa, S., et al., IR sensitivity enhancement of CMOS Image Sensor with diffractive light trapping pixels. Sci Rep, 2017. 7(1): p. 3832.
8. https://www.fortsense.com/News/show?status=1&id=106.
9. https://blog.pyramidimaging.com/2018/03/27/understanding-back-illuminated-technology-in-machine-vision/.
10. https://www.ephotozine.com/article/digital-camera-sensor-technology-explained-16808.
11. <【image sensor 表面等离激元优化】R33.pdf>.
12. Brongersma, M.L., N.J. Halas, and P. Nordlander, Plasmon-induced hot carrier science and technology. Nature Nanotechnology, 2015. 10(1): p. 25-34.
13. Yoshinaga, T., et al., Photon confinement in a silicon cavity of an image sensor by plasmonic diffraction for near-infrared absorption enhancement. Opt Express, 2022. 30(20): p. 35516-35525.
14. Jia, C., et al., Interface‐Engineered Plasmonics in Metal/Semiconductor Heterostructures. Advanced Energy Materials, 2016. 6(17).
15. 本人博士论文