Voohu：共模电感与变压器次级侧Bob Smith电路的阻抗交互机理

在以太网接口电路中，共模电感（CMC）通常置于变压器次级侧与RJ45之间，或集成于变压器内部。然而，CMC的阻抗特性与次级侧的Bob Smith电路（75Ω+1nF接地）之间存在频率依赖的交互作用。若两者阻抗叠加在某些频点形成低阻路径，反而会削弱共模噪声的抑制能力。本文分析CMC与Bob Smith电路的级联阻抗特性，并给出设计建议。

一、Bob Smith电路的阻抗特征

Bob Smith电路由4颗75Ω电阻分别连接至4对差分线，汇聚后经1nF电容接地。其等效共模阻抗（从线缆侧看入）为：

Z_BS(f) = 75Ω + 1/(j2πf·1nF)

在低频段（<1MHz），1nF电容的容抗较大（>159Ω），Z_BS主要由电阻和电容串联决定。在1MHz处，Z_BS约75Ω+159Ω=234Ω（幅值）。在100MHz处，电容容抗降至约1.6Ω，Z_BS≈75.1Ω。

二、CMC与Bob Smith电路的阻抗叠加效应

当CMC置于变压器次级侧时，其等效阻抗Z_CMC与Bob Smith电路形成并联或串联关系（取决于具体拓扑）。以典型拓扑（CMC串联在信号路径中，Bob Smith电路并联在CMC次级侧）为例，总共模阻抗为：

Z_total = Z_CMC + (Z_BS || Z_cable)

其中Z_cable为线缆共模阻抗（典型30-80Ω）。

在低频段（<1MHz），Z_CMC由电感量主导（通常>1kΩ@100kHz），总阻抗主要由Z_CMC决定，Bob Smith电路影响较小。在100MHz频段，Z_CMC可能下降至100-300Ω（受寄生电容影响），而Z_BS≈75Ω。若Z_CMC与Z_BS接近，并联后的总阻抗可能低于50Ω，导致共模噪声抑制效能显著下降。

三、阻抗不匹配引发的谐振风险

当CMC的寄生电容与Bob Smith电路的1nF电容形成谐振时，可能在特定频点产生阻抗低谷。谐振频率约为：

f_res ≈ 1/(2π√(L_CMC × C_BS))

若L_CMC=10μH（典型共模电感量），C_BS=1nF，则f_res≈1.6MHz。若CMC的漏感较大（>5μH），谐振频率可能下移至1MHz以内，恰在传导发射测试的敏感频段（150kHz-30MHz）。

四、工程设计建议

PCB布局中隔离CMC与Bob Smith电路：CMC输出端走线应尽量短，先经过Bob Smith电路再连接至RJ45，避免CMC的寄生电容与Bob Smith电容形成非预期的谐振回路。

CMC电感的选型原则：在满足低频共模抑制的同时，关注其自谐振频率（SRF）是否与Bob Smith电路形成不利谐振，避免陷入阻抗低谷。

多级滤波方案：若单级CMC无法满足宽频抑制需求，可采用两级CMC串联，中间插入Bob Smith电路。

结语：

CMC与Bob Smith电路的阻抗交互是设计以太网共模滤波器时必须考虑的因素。若忽视两者的频率响应叠加效应，可能导致某些频点阻抗过低，削弱共模抑制能力。