以“RISC-V+AI”为底座，筑牢AI时代算力根基

近日，工业和信息化部、国家发展改革委联合印发《电子信息制造业发展“十五五”规划》（以下简称《规划》），特别提出“推进第五代精简指令集（RISC-V）研发与产业化，支持RISC-V芯片在人工智能、嵌入式系统等领域应用”，让我们深受鼓舞。

七年前，当奕斯伟计算选择RISC-V作为核心技术路线时，行业还在争论这一架构“能不能用”；七年后，行业已经用实际行动证明了它的产业价值。我们深刻认识到，RISC-V不再仅仅是一个“备选方案”，而是承载AI时代算力底座重任的“战略选择”。结合《规划》精神和奕斯伟计算七年来的产业实践，我们有以下几点思考和行动。

筑基强链：以RISC-V开源开放架构破解底层技术难题

《规划》将“筑牢产业基础能力”置于重点任务之首，明确要求“推动集成电路全链条攻关”，发展高性能处理器等高端芯片产品。中国集成电路产业面临两个难题：一是制造端的精密度问题，二是产品端的底层技术问题。

在x86与Arm架构长期主导的全球芯片市场中，RISC-V凭借开源开放、灵活、模块化、高能效等特性，被认为是AI时代原生计算架构，正成为AI时代计算架构第三极。

根据弗若斯特沙利文数据，中国RISC-V主控芯片市场规模由2021年的11亿元增长至2025年的377亿元，年复合增长率高达139.5%，预计2030年将达到2194亿元，成长空间巨大。

就我们自身而言，截至2026年3月末，奕斯伟计算已有逾150款用于人机交互与多媒体处理、互连与计算的软硬协同产品实现商业化，服务全球220家客户；技术储备包括620余个IP模块、20余个系列化RISC-V内核，以及1740余项专利申请。基于丰富IP库与自研系列RISC-V内核，奕斯伟计算构建了软硬件深度协同能力，为多领域AI算力部署筑牢底层根基，在多个领域落地RISC-V产品及方案。

芯模协同：以“RISC-V+AI”深度融合夯实人工智能硬件底座

《规划》在“培育产业发展新增长点”中明确提出“夯实人工智能硬件底座”，要求加强人工智能芯片与整机产品协同，面向具身智能、自动驾驶等领域开发端侧推理设备及芯片，深化芯模协同创新。

自创立以来，我们就坚定走“RISC-V+AI”技术路线，这一长期布局与《规划》提出的芯模协同创新方向高度契合。立足“端-边-云”智能产业演进趋势，我们坚持算力与算法的深度融合与协同优化，打通芯片算力与智能模型之间的适配链路，让硬件平台与智能算法形成完整的体系化支撑。依托这套思路，我们较早完成 DeepSeek 等国产大模型在自研 RISC-V 平台上的适配验证，打造面向多元端边云场景的统一算力底座，为智能连接、智能座舱、智能计算等应用落地筑牢硬件支撑，在持续的产品实践中不断验证“RISC-V+AI”的产业潜力。

在具体实践中，我们基于RISC-V架构打造的车规级电子后视镜专用芯片EAI8800，单芯片中集成了传统方案需要3颗芯片才能实现的功能，端到端延时控制在20毫秒以内。这正体现了RISC-V在定制化、高能效场景中的独特价值。

生态共建：以开放协同推动RISC-V从“备选”走向“主流”

《规划》在“增强产业可持续发展能力”中强调“全面提升自主创新能力”“构建对外开放合作新格局”。RISC-V与生俱来的开放属性，决定其不能沿袭封闭发展的路径。目前，这一架构正跻身主流计算架构行列，为中国半导体产业带来架构革新的历史机遇。

要把握这一时代机遇，单靠企业个体力量难以实现，亟须产业链开放协作、共建完整产业生态。为此，奕斯伟计算率先提出RISC-V数字基础设施（RDI）产业概念，倡导将RISC-V应用于数字基础设施的各个层面，并牵头成立RDI聚力联盟，现联盟成员已近百家，覆盖产业链上下游，并推动在北京、武汉、成都、西安等地设立RDI创新中心，形成多地联动；与此同时，公司打造RISAA（RISC-V+AI）生态技术平台，将RISC-V计算架构与AI技术深度融合，协同产业链伙伴推动RISC-V在各类垂直场景的落地，不断拓展RISC-V应用场景边界，持续完善产业软硬件生态与标准体系，同时深度参与全球RISC-V标准制定，提升我国开源计算架构领域的产业话语权。

随着《规划》的落地实施，RISC-V产业将迎来从政策支持到市场驱动的加速期。我们相信，当AI从训练走向推理、智能体从数字走向物理、RISC-V从备选走向主流，三重变革将同频共振，汇聚成推动AI产业跃迁的磅礴动能。奕斯伟计算将继续以“RISC-V+AI”为战略锚点，与产业链上下游伙伴携手，以RISC-V为底座，共同筑牢AI时代的算力根基，为中国电子信息制造业的高质量发展贡献力量。

作者丨北京奕斯伟计算技术股份有限公司董事长、CEO 米鹏

编辑丨张心怡

美编丨马利亚监制丨连晓东