芯耀
与非AI
331
原来咱们硬件选ADC不是选TI的，就是选ADI的，这两家都是漂亮国的芯片，这几年保供是越来越有问题啊，动不动不是涨价就是缺货，难搞哟。
最近大家都清楚，各种物料又是涨价涨的飞起，10uF的电容都干到2块钱一个了，你敢信？
所以这不就忙个不停搞国产替代，最近有个项目上原来用的是ADI的AD4020，20-Bit的ADC，采购兄弟吭哧吭哧找了半个月说是找了个国产替代，我当时研究了两天，最后实测了一下觉得采购这次还是靠谱的，咱们硬件搞替代千万别瞎搞，就比如ADC替代来说，比如咱们要做精密数据采集，你可别看到20位、1.8MSPS、100dB以上SNR，就认为两颗ADC芯片差不多，换就完事了，这出了问题，你不背锅谁背锅呢？
采购兄弟推荐的是一家国产ADC厂家，叫士模微电子，他们家推出的CM2431刚好对标ADI AD4020，当然表面上看是两颗20位、1.8MSPS、单电源SAR ADC，甚至都采用了Easy Drive这类低输入回踢设计，但如果你要想准备做国产替代，又担心替代完会不会出问题，那你就不能只看封装和采样率，那要看哪些参数才能做好ADC选型替代呢？
接下来咱们就聊聊这个话题。
我搜集了网上各个大厂关于ADC的硬件设计指南，文末有获取方式，大家需要的自取哈：
20位ADC，真正能用到多少位？
20位ADC的理论量化步进为：
假设参考电压为5V，差分输入范围为±VREF，则满量程跨度为：VFS=2VREF=10V因此：
也就是说，理想情况下，ADC每变化一个码，输入电压只变化约9.54µV。但这只是码宽，并不代表系统真的能分辨9.54µV，如果ADC自身噪声、参考源噪声、运放噪声、PCB耦合噪声加起来已经达到几十微伏，那么20位分辨率只是寄存器里有20个bit，真正有效位数可能只有17位甚至更低。
因此，ADC选型不能只看Resolution，还要同时看INL、DNL、SNR、SINAD、THD、参考电压噪声、输入驱动能力、实际工作带宽，过采样后的动态范围这些参数才行。
那20位和18位，差距有多大？
20位比18位多2位，如果满量程都是10V：18位LSB约为38.15µV20位LSB约为9.54µV但如果系统噪声远大于38µV，那你换个20位ADC也未必有明显收益。
所以，真正有意义的问题不是ADC有多少位，而是在目标输入频率、采样率和信号幅度下，系统能稳定保留多少有效位？
选个20位的ADC，实际有效位就10位，这不是离了大谱！CM2431和AD4020，参数不能只看20位、1.8MSPSCM243与AD4020的核心定位非常接近，都是20位精密SAR ADC，最高采样率1.8MSPS，差分输入，外部参考，单电源供电，并且都集成了低输入回踢的预充电输入驱动结构。
AD4020官方资料也明确给出了1.8MSPS、20位无失码、输入电流约0.5µA/MSPS、SNR约100.5dB等指标。CM2431给出的关键指标是20位、无失码，最高1.8MSPS，INL最大5LSB，SNR约100.5dB，SNDR约100.3dB，THD约−120dB，过采样动态范围最高131dB&OSR=1024，总功耗约13mW，支持1.8V至5.5V逻辑电平，内置输入过压箝位，MSOP10和DFN10封装。
这里要特别提醒不同厂商的INL单位和测试条件可能不一样，有的资料用LSB表示，有的用ppm表示，所以你要注意两者不能直接拿数字比较，如果满量程跨度是10V，1LSB约9.54µV，那么5LSB对应：
换算成满量程比例：
AD4020官方资料给出的INL最大值为±3.1ppm。
当然了，但这并不意味着可以简单下结论说CM2431一定比AD4020差，还要确认两边的INL定义、测试温度、参考电压、输入范围以及典型值和最大值是否处于同一条件，最稳妥的做法，是把两颗芯片放在同一套测试板上，用同一颗参考源、同一个输入信号、同样的采样率和FFT窗口进行实测，当然了理论评估阶段可以这样简单对比。
采样率是越高越好吗？
CM2431和AD4020最高采样率都是1.8MSPS，按照奈奎斯特定理，理论上可以采集最高接近900kHz的输入信号，但实际设计不能把信号带宽直接做到900kHz，原因是模拟抗混叠滤波器不可能是理想砖墙滤波器。
假设目标采集带宽为100kHz，采样率为1.8MSPS，那么奈奎斯特频率为：
从100kHz到900kHz之间有很大的过渡带，模拟滤波器设计相对轻松，如果采样率只有250kSPS，奈奎斯特频率变成125kHz，100kHz到125kHz之间的过渡带就非常窄，滤波器阶数、器件精度和相位特性都会变得更难控制。
因此，高采样率的意义不只是测得更快，还可以降低抗混叠滤波器的设计压力。当然了，采样率提高也会增加功耗，CM2431手册里明确指出功耗与采样率呈线性关系，AD4020也采用类似的吞吐率相关功耗机制。
如果系统不需要满速采样，就没有必要一直让ADC跑在最高吞吐率，费电呀。
SNR、SINAD和ENOB，究竟看哪个参数呢？
SNR主要反映信号与噪声之间的关系，SINAD则同时包含噪声和失真，有效位数ENOB通常可以通过SINAD估算：
如果CM2431的SNDR为100.3dB，那么ENOB≈16.37bit，这就是为什么20位ADC的有效位数通常不会等于20位，20位是分辨率，16.37位是某个测试条件下由噪声和失真共同决定的有效性能。
当然如果你采用过采样，噪声带宽被压缩，动态范围可以进一步提高。理想情况下，过采样率每增加4倍，量化噪声带来的SNR大约提高3dB。
CM2431给出的过采样动态范围从OSR=2时的105dB，提高到OSR=1024时的131dB，有人看到这看不懂了，虚空升级吗？
当然不是，这个提升不是凭空增加了ADC的物理分辨率，而是通过提高采样率、数字滤波和降采样，把带外噪声滤掉。
所以，使用过采样时要同时考虑原始采样率，目标信号带宽，数字滤波器，数据输出速率，CPU或FPGA处理能力，低频噪声和1/f噪声这些因素的影响。什么对ADC精度的最大呢？ADC输出码与参考电压直接相关：
上面这个公式相信大家见的比较多了，如果输入电压不变，参考电压发生变化，转换结果就会跟着变化，例如，参考电压为5V时，输入为2.5V，理想情况下对应半量程，如果参考电压因为负载变化下降到4.99V，那么相对误差约为：
这相当于约2000ppm，这可是远远大于20位ADC几ppm级别的线性度指标，所以，精密ADC设计中，参考源你可千万不能当成普通电源处理。
一定要重点关注参考源初始精度，温漂，输出噪声，负载瞬态，参考输入端的去耦电容，参考源与ADC之间是否需要缓冲，参考地是否干净这些因素。
在进行PCB布局时，要注意参考电容应尽量靠近ADC参考引脚，走线短、回路小。不要把参考电容放在电源区域，然后通过一条很长的细线接到ADC。
ADC规格书里经常提起的预充电输入驱动器到底有啥用？
传统SAR ADC的输入端通常带有采样电容。采样开关打开时，外部信号源需要快速给采样电容充电，容易产生输入回踢，如果前端串联了较大的RC滤波，运放就必须同时满足足够低的输出阻抗，足够高的带宽，足够快的建立时间，足够低的噪声，以及足够低的失真。
CM2431内置预充电输入驱动器，输入电流低至0.5µA/MSPS，并且每个转换周期有较宽的采样区间。这样可以降低外部驱动器的瞬态负担。当然AD4020同样采用了低输入回踢和增强采集时间的设计。
但你可别瞎激动，可以不使用专用ADC驱动器，不等于输入端可以随便接，如果信号源本身输出阻抗很高，或者前面串了几十千欧电阻，仍然要检查RC时间常数，假设输入端等效电阻为1kΩ，采样电容等效为100pF：
如果采样时间为500ns，理想RC充电误差约为：
这个误差对于20位系统显然太大，当然了，即使实际内部结构和模型不同，这个计算也说明了一个问题：输入驱动能力最终要看建立时间，而不是只看输入电流参数。
那ADC的输入RC滤波器怎么选呢？
输入RC通常承担三件事限制高频噪声，抑制采样瞬态，防止外部干扰直接进入ADC。但电阻太大，会造成建立时间变差，电阻太小，又可能让前端运放承受更大的瞬态电流。假设差分输入两端各串100Ω，差分电容为1nF，则差分路径的时间常数大约为：
如果采样时间为1µs：
当然了，上面我这样算是懒省事，只是用的简单的RC模型，实际设计你必须结合ADC内部采样网络、输入模式和数据手册推荐电路来验证。
对于CM2431这类低回踢ADC，可以适当放宽输入RC，但不要直接照搬某个项目的电阻电容值。尤其是多通道模拟开关后接ADC时，通道切换会引入额外建立时间，必须验证第一笔数据是否有效。
最后给大家强调一下PCB布局吧20位ADC的LSB只有几微伏级别，PCB上一点点地弹噪声，都可能转化成明显的码值抖动，所以布局时建议注意下面的事项：
- ADC、参考源、输入RC尽量靠近；模拟输入差分走线等长、等阻抗；参考电压走线不要穿过数字回流区域；
- SPI时钟线远离模拟输入；
- 数字地回流不要从模拟输入和参考源下面穿过；
- ADC底部和周边避免高速开关节点；
- 模拟电源与数字电源分区，但不要随意切断完整的地平面；
- 参考电容、去耦电容优先保证最短回路。
CM2431对标AD4020，目前验证了静态精度（给一个固定电压时的采样精度），还有动态性能（测了在1kHz、10kHz、100kHz等不同输入频率下测试SNR、SINAD和THD），结果和ADI的对比下来基本持平，后续我计划再验证一下异常工况，就是测试输入过压、参考源波动、电源掉电、热插拔、ESD以及输入信号超出正常范围时的芯片表现，看看结果咋样。
公众号【硬件那点事儿】内回复：ADC001 即可获得各个大厂的ADC设计选型指南哦！
