混合键合要量产了，最难的一关却不在产线上，而是量测

后摩尔时代，芯片性能的提升越来越不靠单纯的制程微缩，而靠"往上叠"。在这场三维集成的竞赛中，混合键合（Hybrid Bonding）被认为是最有希望的那条路。

但它也把整个行业推向了一个新的技术悬崖——工艺窗口窄到几纳米，量测能力成了能不能跑通量产的关键。

混合键合表面量测与“不可见缺陷”

AI/HPC推动GPU/ASIC和HBM需求扩张，HBM堆叠层数持续提升，传统微凸块封装在互连精度、翘曲控制和超微间距互连方面已逼近物理约束。混合键合通过Cu-Cu直接键合与介电层同步接合，实现无凸块互连，间距可从微凸块约10μm的极限推进至亚微米乃至数百纳米量级，从而在带宽密度、能效和热阻上形成系统性优势。混合键合已经在CIS和3D NAND中实现成熟量产应用，并正加速向HBM、DDR6+及SoIC等高性能计算场景扩展。

混合键合优异的性能使其在HBM、3D芯片集成和CMOS图像传感器等领域展现出广阔的应用前景，同时，这项技术也面临诸多挑战，而这第一道坎就是表面量测。在混合键合中，“不可见缺陷”往往才是致命缺陷。表面平坦度、粗糙度、洁净度、铜表面氧化状态以及键合对准精度都会直接影响最终键合质量。进入更小键合间距后，几十纳米级的表面高度差或对准偏移，都可能形成空洞、未键合区域、开路、短路以及后续分层。因此，检测与计量需要从键合后的结果检测，逐步覆盖到键合前表面状态、键合过程参数以及键合后的界面质量。

混合键合全流程检测

混合键合晶圆工艺流程及各阶段产生的缺陷

从整个工艺流程上来看，混合键合的检测对象至少包括四类：表面形貌、薄膜结构、界面缺陷和电学性能，不同检测方法各有侧重。检测不只在最后做，而是贯穿始终，不同计量结果之间形成互补，而不是由某一种设备承担全部检测任务。

量测设备布局：实际测样见真章

围绕上述需求，国内外精密测量厂商已在相应环节布局。国外厂商在表面形貌、界面缺陷等检测环节各有侧重；国内方面，优可测已在半导体量测领域积累了丰富经验，并形成了多类设备布局。

其中，晶圆三维量测设备WPM系列采用白光干涉、光谱反射与光谱共焦融合方案，支持CMP工艺形貌测量，可表征整片晶圆不同位置的Dishing与Erosion均匀性；表面形貌重复性最高0.03nm，台阶高度准确性优于0.2%（12μm台阶块标准），并支持套刻、关键尺寸、膜厚与晶圆应力等参数测量 。

全自动非接触厚度测量仪APS系列采用光谱共焦与分光干涉技术，可一次输出厚度、TTV、Bow、Warp、TIR、LTV等几何参数。厚度重复精度0.02μm，TTV重复精度0.015μm，Bow/Warp重复精度0.5μm，运行速度最高250mm/s，支持4至12英寸晶圆全自动检测 。

当然，参数表只能说明设备“能测什么”，混合键合量测这道门到底有多窄，纸面指标只是起点，实际晶圆上的表现才是答案。目前，优可测可提供免费测样服务，支持带着实际晶圆或样品进行表面形貌、厚度及几何参数等测试。行不行，测了才知道。