芯耀
与非AI
82
通常来说，五脚的单门逻辑，在多数项目里是最后才被想起来的那颗料。因为原理图评审时一般没人愿意细看，往往是等出了时序问题或 EMI 超标时大家才回头翻手册。下面，我们将把SN74LVC1G00DCKR的可用边界、容易踩的坑和替代料核对方式讲清楚，也算是为大家节省一点翻页找参数的时间吧。
一、定位：一颗只管一件事的逻辑单元
鼎芯SN74LVC1G00DCKR是SC70-5封装的单路 2 输入与非门，逻辑为 Y = (A・B) 取反。
引脚固定：1 脚 A、2 脚 B、3 脚 GND、4 脚 Y、5 脚 VCC。内部就一级 CMOS 门，没有使能端、没有施密特输入、也不是开漏输出。
它能做的事只有三件：两路信号做 “同真则假” 的合并、单路信号反相、两路交叉反馈做锁存。板上的复位合成、报警汇总、使能整形、按键去抖，基本都能归到这三类。
供电 1.65~5.5V，同一颗料覆盖 1.8V、3.3V、5V 三个数字域。多板型项目共料时只维护一个料号，BOM 和替代清单都不容易乱。
二、参数分四组读，别混着看
第一组是绝对最大值，属于 “不烧” 的界限：VCC 与输入 −0.5~6.5V，单脚连续输出 ±50mA，VCC/GND 通路 ±100mA，钳位电流 −50mA。这是测试条件下的极限，不是工作条件。
第二组是推荐工作范围，VCC 1.65~5.5V，输入 0~5.5V，输出 0~VCC。关键在于输入耐压与 VCC 解耦 ——VCC 给到 1.8V 时输入仍能到 5.5V，5V 信号可以直接进。输入阈值按档给出，做接口核算要取最差档：VCC 2.3~2.7V 时 VIH≥1.7V、VIL≤0.7V；3~3.6V 时 VIH≥2.2V、VIL≤0.8V；1.65~1.95V 与 4.5~5.5V 按 0.65/0.3 与 0.7/0.3 倍 VCC 折算。
第三组是驱动，3V 供电、24mA 下 VOH≥2.3V、VOL≤0.55V；100μA 轻载时 VOH 到 VCC−0.1V。3.3V 系统带 20mA 负载还剩将近 1V 余量，再往上压降就明显了。
第四组是动态与静态，3.3V、50pF 负载下 tpd 约 5.7ns，5V 约 4.2ns，1.8V 段升到 20ns 量级。静态电流最大 10μA，但输入停在 VCC−0.6V 附近时 ΔICC 可到 500μA。
| 参数 | 条件 | 数值 | 对设计的影响 |
|---|---|---|---|
| 供电范围 | 推荐工作 | 1.65~5.5V | 一颗料覆盖 1.8/3.3/5V |
| 输入耐压 | VI | 0~5.5V | 可接高于 VCC 的信号，做下译 |
| 输入阈值 | VCC 3~3.6V | VIH≥2.2V、VIL≤0.8V | 与 3.3V LVTTL 直连 |
| 输出高电平 | 3V、−24mA | ≥2.3V | 带载后仍留约 0.7V 余量 |
| 输出低电平 | 3V、24mA | ≤0.55V | 灌拉能力对称，可推小电流 LED |
| 静态电流 | 空载 | ≤10μA | 可挂在待机域供电 |
| 传播延迟 | 3.3V、50pF | 约 5.7ns | 低速控制信号够用 |
| 输入斜率 | 1.8/3.3/5V | ≤20/10/5 ns 每伏 | 超限会多次翻转 |
| 热阻 | SC70-5 | 380℃/W | 125℃环境下只剩约 65mW |
| ESD | HBM | ±4000V | 常规产线防护即可 |
三、设计要点：外围、布线、热与抗自激
去耦。 0.1μF 的 X7R 尽量贴着 5 脚和 3 脚放，回流路径越短越好。输出带 24mA 负载时再并一颗 1μF，压住瞬态跌落。
未用输入必须定电平。 悬空脚会停在阈值附近，互补对管同时导通，ICC 从微安级跳到几百微安，还容易拾取干扰自激。多余输入接 VCC，与非门就直接当反相器用。
慢边沿是自激的主因。 器件没有施密特，输入斜率超过 20/10/5 ns 每伏（对应 1.8/3.3/5V）时，输出会在阈值附近反复抖动。按键、长排线、RC 节点直接送进来最典型，后级计数器往往多计数。
这类信号要么前级整形，要么换带滞回的 1G14/1G17。用与非门搭 RC 振荡器同理：频率随电压和温度漂，只适合指示灯闪烁，不能做定时基准。
容性负载与阻尼。 输出带大电容时，边沿电流的 di/dt 会在走线电感上打振铃。5V、24mA 驱动建议串 22~33Ω 阻尼，位置贴近输出脚；输入线远离时钟与 DC-DC 开关节点。
时钟门控有毛刺风险。 使能信号必须在时钟为低时切换，否则会切出窄脉冲，后级触发器可能误触发。要求严格的场合用带使能端的时钟缓冲器。
热要按最坏算。 SC70-5 的 θJA 约 380℃/W，SOT23-5 约 230℃/W，允许功耗按 (150℃−TA)/θJA 估。125℃环境、SC70 封装只剩约 65mW；5V 下 24mA 拉低就有 13mW，再叠 Cpd×VCC²×f 的动态项，余量不多。
部分断电。 Ioff 保证 VCC=0 时输出高阻，适合有待机域或热插拔的板子，能挡住倒灌。但它只保护输出侧，输入仍不能超过 5.5V。
四、适用场景与不推荐场景
适合的场合比较明确。电平下译：5V 逻辑直连 3.3V 供电的这颗，输入扛得住，输出被 VCC 限幅；只能下译，不能上译。
信号合成与极性转换：两路低有效的报警合成一路高有效指示，一颗门搞定，比继电器逻辑和分立三极管稳定。
使能与门控：一路接使能、一路接信号，输出反相取用，毛刺按上一节处理。
锁存与按键去抖：两颗与非门交叉反馈成 SR 锁存，抖动靠反馈保持吃掉，比 RC 加施密特省元件。
小负载驱动：几毫安 LED、蜂鸣器、小功率 MOS 栅极，24mA 的驱动够用；空间紧张的模块里正好嵌进信号链空隙。
不适合的场合同样要说清。负载超过 24mA：继电器线圈、直流电机、大功率 LED 阵列、长排线，直接带会压降过大且发热，必须加三极管、MOS 或专用驱动。
高于 5.5V 的系统：12V、24V 现场直接接会击穿，需要分压、隔离或专用电平转换。
慢边沿信号：没有滞回，边沿一慢就误翻转，这是器件结构决定的，外围电阻绕不过去。
精密延时：tpd 随电压、温度、负载变化，当延时元件用，批量一致性很差。
安全相关电路：上电输出态由输入决定，没有确定复位态；功能安全项目要外加复位、看门狗，并选对应认证版本。125℃的温度范围不等于通过车规认证。
模拟前端：CMOS 输入阈值固定且离散，不能当比较器。
五、同族与替代料对比
同封装同族里，1G00、1G02、1G08、1G32 的引脚定义完全一致（A、B、GND、Y、VCC），改逻辑功能不用动板，只换料号 —— 这既是便利，也是贴错料的风险点。
跨品牌的 74LVC1G00 功能等价，供电与驱动接近。要留意个别厂家的 A/B 脚序与本型号相反；与非门对两个输入对称，功能不受影响，但丝印和测试夹具要跟着改。
74AHC1G00 供电 2.0~5.5V，驱动在 ±8mA 量级，速度慢一些，适合对驱动和速度都不敏感的位置。74HC1G00 驱动只有 ±4~6mA、延迟十几纳秒，多用于老设计替换。
| 型号 | 逻辑 | 供电 | 3.3V 驱动 | 3.3V 延迟 | 能否直接替代 |
|---|---|---|---|---|---|
| 鼎芯 SN74LVC1G00DCKR | 与非 | 1.65~5.5V | ±24mA | 5~6ns | 本文对象 |
| 其他品牌 74LVC1G00 | 与非 | 1.65~5.5V | ±24mA | 相近 | 可替，注意 A/B 脚序 |
| 74AHC1G00 | 与非 | 2.0~5.5V | ±8mA | 7~9ns | 可替，驱动与速度降级 |
| 74HC1G00 | 与非 | 2.0~6.0V | ±4~6mA | 十几 ns | 可替，仅适合低速轻载 |
| 同族 1G02/1G08/1G32 | 或非 / 与 / 或 | 1.65~5.5V | ±24mA | 5~6ns | 脚位相同、逻辑不同，不可替 |
六、采购与调试常问的几个问题
输入能悬空吗？
不能。输出不确定，ICC 上升到几百微安，还容易受干扰自激，未用输入一律定电平。
5V 信号能直接进 3.3V 供电的这颗吗？ 可以，输入上限 5.5V，输出被 VCC 限幅。反过来 3.3V 驱动 5V 器件不行。
能直接带继电器或 LED 吗？
小电流 LED 可以，限流电阻按 (VCC−VF−VOL)/10mA 算；继电器、电机必须加驱动管，24mA 只是芯片能力，不是负载能力。
丝印怎么认？
SC70-5 编带丝印为 CA5，SOT23-5 为 C00K，均 3000 只 / 盘、MSL3。MSL3 拆封后车间寿命 168 小时，超时按 J-STD-033 烘烤后再上线。
替代料只看 pin to pin 行不行？
不够。还要核 VIH/VIL 档位、tpd 的测试负载、有无 Ioff，以及 A/B 脚序，四项对上才算可替。
实测延迟比手册大？
先核负载电容和探头。50pF 以上再叠探头与走线电容，边沿变缓会明显拉长延迟，低压段尤其明显。
单门器件的选型，本质是把边界写清楚：电压、电流、边沿、温度、上电态。这几条对上，一颗五脚的小片子能省不少调试时间；对不上，它就是板上最难查的那颗料。
