626
大家好，这里是【射频学堂】。
其实射频工程师每天的工作，除了仿真，调试，焊板子，还有一项重要的工作是”干架“，不会”干架“的射频工程师，不是好”厨子“。 今天大家一起来聊一下我的哪那些“干架”经历，虽然我总是输。
与系统工程师斗，屡战屡败首先来介绍一下那些胜算为0的干架——和系统工程师的“干架”。射频模块的指标来自于系统工程师的分解，我在公司所负责的这一块也不例外。所以在项目之初，和系统工程师的战争就少不了。
“这块抑制要求太严了，能不能放一点？”
“No！”
失败了，只能去改设计，优化仿真，再优化仿真，好，抑制达标了。
“插损还有没有余量，能不能让一点？”
“No！”
接着干吧，不行再做一版。当然，和系统工程师的干架，虽然胜率为0，但是有时候也可以让一让。比如“频段划分能不能再细一点，3阶的频段让出来，其他放一放？”， 或者“插损再做好一点，抑制能不能让一点？”。
系统工程师对整个射频系统负责，所做的工作也是在各个射频模块之间平衡，达到一个最佳的组合效果，如果我们能够站在系统工程师的角度，或者和相邻友模块做一个平衡，对我们自己的设计也会有很大的帮助。尽量做到实事求是，以实际测试数据说话，切忌好高骛远，盲目承诺，也不能过分的留余量，要空间，既要对自己设计的模块负责，更要对整个产品负责。
关于系统的“干架”。你有哪些惨痛的教训吗？
与项目经理师斗，屡战屡败在一个射频项目里面，除了负责系统指标分解的系统工程师之外，要面临的另一个重要角色，就是这个项目的项目经理，在我司硬件的项目经理首先是PM，下面是负责具体事务的PjM，我们最常打交道的就是PjM了。
PjM在项目里面负责整个射频产品的项目计划，既包括每个重要的项目节点，也要排每一版的进度。没有一个项目进度可以在正常的工作时间内完成的。
“五个人的工作量，三个人干，领两个人的钱”，可能资本家都是这样的想法。所以作为这个射频小模块的设计工程师兼小pjm ，就需要和大PjM去排计划了。
Delay是不可能的，我们唯一能做的就是想方设法的按时完成相应节点的设计方案，实在不行，working day 换成 calender Day，每周就可以硬生生的多两天啦。怎么做呢？因为项目经理的计划，不仅仅和产品的需求有关系，也是对整个产品设计周期的平衡，作为其中的一个自主性比较强的小模块，我们只要保证自己不要成为那个 bottle neck 就可以了，只要我们不做那个木桶的最短的那个板，就没有人会跟在后面盯着，也没有人用皮鞭赶啦。掌握自己的节奏很重要，掌握项目的节奏更重要。
与团队成员斗，屡败屡战当然，到了自己的这个射频模块，战争也越来越激烈。和外面的不好意明撕，组内的兄弟就不用客气了。所以每次设计Review， 一大堆问题就出来了。
”这个地方能不能再优化一下？“
”这个设计不稳定，一定要改！“
”这个不利于生产，一定要改！“
”这个尺寸还能再小一点，重量还能再轻一点！“
”这个零件太贵了，能不能少用一个？“
。。。。。。
设计在有限的资源，时间下做到尽善尽美，是我们每一个工程师的追求。群策群力，是射频设计最好的帮手，你没遇到过的问题，不一定别人也不知道。相应的你所忽视的地方也需要同志们的火眼金睛去发掘。
与自己斗，屡败屡战和别人之间的”干架“不管输赢，都不是那么的重要，射频设计中，更多的是自己和自己之间的战争，比如仿真，放到什么程度才算好，自己说了算。有的人觉得仿真差不多就行了，反正还要调试，有的人却一定要仿真到等波纹，和计算曲线完全匹配才算好。比如调试，有的人追求达标即可，有的人却一定要调试到和仿真曲线完全匹配。
我不是一个完美主义者，”80%“ 是我心中的标准，这样既可以验证理论计算的准确性，也可以确保仿真时间的充足。追求理论和仿真相比拟，仿真和调试相比拟，在效率和精度上取一个平衡点。
最终产品，一定要胜利最终的产品一定要做到”1“，这个”1“是在满足系统指标，开发时间都能满足的最佳状态。我们要对设计的产品负责，确保最终设计的产品能顺利交付客户使用。
上面的胜算只是一个标题，其实射频设计的整个过程就是一个“巴伦”——平衡与分平衡转换，我们的设计目标是按照项目经理的计划，完成系统工程师所需要的射频模块。而整个设计过程就是一个不断平衡的过程，我们寻求产品性能和成本的平衡，寻求性能和体积重量的平衡，也寻求设计进度与项目进度的平衡。
只有这些都平衡，才能做出好的产品。更要的是在经验的不断积累中，追求工作和生活的平衡，公司不是我家，老婆孩子父母才是。今天啰嗦到这儿，随便问一下：你放假了没？从明天开始，我应该要真正放假了，估计暂时也不用和他们继续“干架”了
下载ECAD模型
