ARM Cortex-M

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

电路方案

查看更多

设计资料

查看更多
  • Arm Cortex-M的Exception:ARM异常模型、优先级、入栈返回及尾链技术详解
    本文详细介绍了ARM Cortex-M处理器的异常模型、优先级模型、异常入口/退出过程、尾链行为以及指令恢复/重启机制。主要内容包括异常的分类、优先级设定、异常处理流程、异常堆栈管理和异常中断后的恢复策略。此外,还涉及中断连续指令和向量连续指令的概念及其在异常处理中的作用。
    Arm Cortex-M的Exception:ARM异常模型、优先级、入栈返回及尾链技术详解
  • Arm Cortex-M的FP和MVE
    Arm架构支持的FPv5扩展版本提供了单精度和双精度算术运算、浮点寄存器、Flush-to-zero模式等功能。FPv5还增加了系统寄存器,如FPSCR、FPCAR等。此外,FPv5支持半精度浮点运算,遵循IEEE 754标准并提供多种浮点异常处理方式。 Vector扩展支持固定宽度的128-bit向量操作,包括Lane和Beat两种方式。Lane决定操作的宽度,而Beat则按顺序执行。向量寄存器文件复用了FPv5的寄存器实体,支持predication机制和interleaving/de-interleaving加载和存储操作。
  • Arm Cortex-M programmer model
    Armv8-M架构参考手册详细介绍了Arm Cortex-M CPU的规则和编程模型,包括PE状态、TrustZone、寄存器、锁死状态、Coprocessor和CDE、PACBTI特性等内容。文档涵盖了Thread模式、Handler模式、Secure和Non-secure模式下的工作原理,以及如何通过寄存器控制和管理PE的各种特征。此外,还讲解了如何通过PAC和BTI特性增强安全性,防范非法访问和跳转。
  • pyOCD——ARM Cortex-M 调试烧录的Python利器
    一款开源Python调试工具pyOCD,支持多种MCU,解决平台锁定、协议封闭和自动化困难等问题。它提供命令行和Python API,支持烧录、在线调试和脚本化控制。适用于日常开发和自动化测试,简化调试过程。
    1986
    04/03 09:55
    pyOCD——ARM Cortex-M 调试烧录的Python利器
  • 聊点老古董: Arm Cortex-M v6/v7架构及其CPU
    Arm Cortex-M家族处理器覆盖ARMv6-M至ARMv8-M架构,共12款,应用于低功耗微控制场景。Cortex-M0/M0+/M1基于ARMv6-M,支持 Thumb指令集,面积小、功耗低;Cortex-M3基于ARMv7-M,支持更多指令集,性能更强;Cortex-M4和Cortex-M7继承M3特性,支持DSP应用;Cortex-M7还支持双精度浮点计算和TCM/CACHE。所有Cortex-M处理器共享相似的Programmer model和Exception model,但具体细节如寄存器功能和中断数量有所不同。