2268
浪涌测试，作为最常见的EMC抗干扰测试项目之一，基本上是家用消费电子必测的项目；其测试目的是为了验证产品在承受外部的浪涌冲击时能否正常工作。
一、比创达整改案例
1) 背景：
某智能插座产品在浪涌测试，需要过2kV差模浪涌测试；在实际测试时1kV注入无异常，1.5kV注入出现异常，EUT内部有器件烧毁。
2) 定位分析：
拆机分析，发现有颗芯片烧毁；进一步观察，发现其浪涌防护器件使用的是压敏电阻，看尺寸属于7D器件。与客户确认，是一颗7D511K压敏；其防护电路也如图3所示，防浪涌就是靠这颗压敏器件；查询其规格书，如图4发现其通流是1200A @ 8/20μs；但这个1200A是单次冲击时的标称通流，而压敏电阻的通流在连续多次冲击测试后通流会明显下降，我司的压敏规格书里就会区分1次和10次冲击测试的通流（一般受10次冲击后的通流会较1次冲击的通流弱化一半左右），如图5所示：
图4 客户用压敏器件规格参数（HEL-7D511K）
图5 比创达7D561K压敏器件
规格参数（BTRMS07D561KF5150A07BF）
也就是说，选择压敏器件时要考虑其10次冲击后的通流能力，也即2kV浪涌至少需要选择10次冲击后通流1000A（根据差模浪涌的CDN阻抗为2Ω推算），1次冲击2000A的器件；所以客户选用的7D511K压敏是不满足通流的。
另外，咨询客户后得知，被炸毁的芯片的耐冲击电压在800V左右，所以根据图4中蓝框内标称的7D511K器件的钳位电压值，经此器件泄放保护的后级残压是大于800V的，这也是后端芯片被炸毁的可能原因之一，芯片不炸毁的话，压敏也可能炸掉。
3) 整改验证：
根据上面的分析，结合通流及芯片耐压考虑，我们选用了一颗14D471K器件（BTRMS14D471KF7150A14BF），其规格参数如图6所示：
图6 比创达14D471K压敏器件规格参数（BTRMH14D471KF7150A14BF）
从其规格参数中看出，其通流至少能达到3000A，即理论上能扛住6kV的浪涌电压测试，同时其钳位电压也小于800V，理应能将浪涌冲击电压钳位在较低水平，起到保护芯片的作用。
但是，换上更大通流的压敏后，实际测试时，1.5kV没问题，但2kV仍无法通过，在进行到第7次注入时，仍发生失效，芯片还是烧了…
这就很奇怪了，根据经验，问题可能出在产品PCB的布局布线上；因这类电源产品出于成本考虑，一般都是用两层板，且因产品应用场景，所以产品布局很紧凑，从实物上不好直接看其布线。与客户沟通，获得其PCB layout后，就发现：压敏的地线设计得似乎不大好，如图7，其中粉红色布线是板子上的地线，红色虚线框是压敏放置的初始位置，黄虚线是压敏泄放电流的路径，其中①②两处的走线比较细，①处线宽是1mm，②处应该在0.5mm左右；整个浪涌电流的泄放路径很长，而且部分区域线径还很窄；这就导致了泄放可能不及时，或是泄放不顺畅，种种因素叠加就可能导致了用了合适的器件，也没法起到合适的效果，后端器件依然没法得到有效保护。
图7 测试样品PCB布局布线
所以，发现问题的根因，接下来就好办了。因为不好改板，现场采用最简单粗暴的做法：改变浪涌电流的泄放路径，把压敏的地脚直接接在图中器件左侧的地上，不仅路径缩短，相应的线径也都够宽；如图中的橘黄虚框标注的就是优化后的压敏器件连接方式。
最终，仅仅是改了下压敏地pin的连接点（当然，也要用14D471K的器件），重复测试2kV浪涌注入、正负各20次没问题！
二、小结
1) 浪涌防护设计选用压敏做防护器件时，要关注该器件受多次冲击后的通流，而不只是单次冲击的通流；
2) PCB布局布线设计时要考虑浪涌泄放路径的顺畅与否，路径要尽量短、就近泄放，同时布线线宽要足够满足通流需求；
3) 线宽与冲击电流的关系，可参考：考虑30%~40%的降额设计，表层1OZ厚的铜，通流为1kA，则其线宽至少要设计为1.4mm；若走线在内层，相应的线宽还要增加1倍，或者将铜厚增加1倍。
综上所述，相信通过本文的描述，各位对浪涌防护器件要选对，布局布线更重要（下）都有一定了解了吧，有疑问和有不懂的想了解可以随时咨询深圳比创达这边。今天就先说到这，下次给各位讲解些别的内容，咱们下回见啦！也可以关注我司wx公众平台：深圳比创达EMC！
以上就是深圳市比创达电子科技有限公司小编给您们介绍的浪涌防护器件要选对，布局布线更重要（下）的内容，希望大家看后有所帮助！
深圳市比创达电子科技有限公司成立于2012年，总部位于深圳市龙岗区，成立至今一直专注于EMC电磁兼容领域，致力于为客户提供最高效最专业的EMC一站式解决方案，业务范围覆盖EMC元件的研发、生产、销售及EMC设计和整改。
下载ECAD模型
