2581
首发于1998年的Spartan FPGA系列，不仅推动了我们日常所用技术的进步，更取得了诸多突破性进展。不论是医疗领域的自动体外除颤仪、手术机器人等，还是宇宙探索中被用于打造火星探测仪……在多个行业和市场应用中不断延续着影响力和创新力。
一款芯片产品线如何做到经久不衰、如此受推崇？日前，AMD 自适应和嵌入式计算事业部成本优化型芯片营销高级经理Rob Bauer，在接受<与非网>等媒体采访时说出了其中的奥义：“因为我们把很多前瞻的产品特性跟小型化器件的尺寸规格、较低的密度和较优化的成本进行了出色的结合。纵观整个市场板块，其实对于成本优化型FPGA和成本优化型解决方案有非常多的趋势，推动我们在这个领域里不断投资。”
AMD 自适应和嵌入式计算事业部成本优化型芯片营销高级经理 Rob Bauer
Rob Bauer认为三大趋势正在推动成本优化型FPGA的未来创新：
首先是边缘连接设备与传感器的爆炸式增长。行业数据显示，2022年至2028年，全球物联网设备的数量将增加2.3倍，这将极大推动市场对更高更通用I/O数量，以及边缘侧更安全解决方案的需求。
其次，全球设计工程师越来越稀缺。IBS预测缺口约为30%，而短缺不可能在短时间内弥补，现阶段只能最大限度提高开发人员的效率。
第三是对供应链稳定性和生命周期的持续需求。工业等市场生命周期超过15年，而供应商的选择是决定项目投资回报率的关键，他们需要在很长的时间内保持产品的稳定性。
专为成本敏感型边缘应用打造的AMD Spartan UltraScale+ 系列
基于对这些最新趋势的判断，AMD最新推出了Spartan FPGA系列的第六代产品，也就是Spartan UltraScale+ FPGA，它作为AMD成本优化型FPGA和自适应SoC产品组合的最新成员，针对成本敏感型边缘应用进行了优化，可提供高数量I/O和灵活的接口，令FPGA能够与多个器件或系统无缝集成并高效连接，以应对传感器和连接设备的爆炸式增长。
在基于28nm及以下制程技术构建的FPGA领域，Spartan UltraScale+ FPGA系列提供了有竞争力的I/O逻辑单元比，具备多达 572个I/O和高达3.3 伏的电压支持，可为边缘传感和控制应用实现任意连接。16nm架构和对各种封装的支持(小至10x10毫米)以超紧凑的占板空间提供了高I/O密度。
面向未来的功能优化
通过16nm FinFET技术和硬化连接，相较于28nm Artix 7系列，Spartan UltraScale+系列预计可降低高达30%的功耗。Rob Bauer强调，16nm FPGA制程工艺在业界被认为非常成功，同时也是非常推崇的制程工艺，在这个基础上，他们有信心长期制造和提供16nm FPGA产品应用组合，以及支持长生命周期。
同时，作为首款搭载硬化LPDDR5内存控制器和8个PCIe Gen4接口支持的Spartan UltraScale+ FPGA，该系列在整个互联工艺效能方面有高达1.9倍性能提升，能为客户同时提供功率效率与面向未来的功能。
灵活的I/O接口是Spartan UltraScale+的一大特色。
据AMD自适应和嵌入式计算事业部FPGA成本优化型产品组合产品线经理Romisaa Samhoud介绍，在低密度端，该产品展现出了极高的I/O与逻辑单元比率，这对于I/O的扩展、电路板的管理以及胶合逻辑都是至关重要的。
AMD自适应和嵌入式计算事业部FPGA成本优化型产品组合产品线经理
Romisaa Samhoud
以数据中心为例进行分析，该环境的服务器包含众多元器件，如CPU、GPU以及电源和散热管理系统。除了依赖基板管理控制器外，Spartan UltraScale+还提供了出色的板上元器件统一管理功能。这确保了功耗、散热及周边设备能够按照预设的设计高效运行。
在高密度端，该产品不仅提供了多样化的I/O选择，还具备极高的灵活性，支持任意连接。这对于传感器和控制应用来说极为有利。特别是在工业机器人领域，由于机器人集成了大量传感器、摄像头、驱动马达和工业网络，Spartan UltraScale+ FPGA的这些功能成为了确保各组件协同工作的关键。
边缘应用的功耗要求比较严苛，因此这也是Spartan UltraScale+ FPGA系列的优化重点。
Romisaa Samhoud介绍，首先，在低密度器件上采用了16nm工艺，这一工艺的应用使得总功耗降低多达30%。对于集成硬化IP的大型器件，同样可以实现接口连接功耗降低60%的显著效果。
具体而言，如果以PCIe或DDR上每比特传输的总功耗作为能效的衡量标准，与上一代28nm技术相比，Spartan UltraScale+ FPGA系列产品能够进一步提高功耗的节约效果。
此外，新产品的整体互联工艺效能方面也取得了提升，大约1.9倍的架构性能提升。这意味着客户在运行设计时能够拥有更高的时钟频率，可以节约相关资源，使得设计能够在更小型的卡和器件上开展，从而实现功耗的节约。
下图展示了两款设计实例：
同样面对200个I/O的器件设计，采用Spartan UltraScale+ FPGA系列将比现行的28nm Spartan 7S50产品获得更小的面积；如果采用软DDR内存控制器、3万或5万个逻辑单元的设计，采用Spartan UltraScale+ FPGA系列时，客户的设计可以完全放在SU55P这样的规格上，从而节约整个架构的空间及成本。
Spartan UltraScale+ FPGA系列还拥有领先的安全功能，主要体现在三方面：
- 保护 IP：支持后量子密码技术并具备获 NIST 批准的算法，能提供先进的 IP 保护，抵御不断演进的网络攻击和威胁。物理不可克隆功能会为每个器件提供唯一指纹，以提升安全性。
- 防止篡改：PPK/SPK 密钥支持有助于管理过期或受损安全密钥，而差异化功率分析则有助于防止侧信道攻击。器件包含永久性篡改惩罚，以进一步防止误用。
- 最大限度延长正常运行时间：增强的单事件干扰性能有助于客户进行快速、安全配置，并提升可靠性。
开发工具方面，AMD FPGA和自适应SoC全产品组合由AMD Vivado设计套件和Vitis统一软件平台提供支持，使硬件与软件设计人员能够通过一款设计人员环境进行从设计到验证，充分利用这些工具及所包含IP的生产力优势。
“为了真正赋能客户，我们不仅要提供贴合应用场景的产品特性，还需要配备相关工具，使开发人员能够轻松上手并提高工作效率。在软件行业中，客户面临的学习曲线问题是一个重大挑战。由于供应商和工具的多样性，客户往往需要投入大量时间和精力去学习和适应。因此，我们的目标是为客户提供一套单一、统一的工具，这套工具能够适用于所有产品组合和整个设计流程，从而显著降低客户的学习成本”， Romisaa Samhoud表示。
通过Vivado工具套件，开发人员只需要学会使用一套工具，就能够保持高效的工作状态。此外，Vivado工具套件还具备计件时序模型等功能，能够满足严格的时序要求，并在不同工艺、电压和温度条件下为客户提供所需的使用效果。在安全性方面，Vivado的设计也达到了非常高的功能安全标准。
当然，作为一款端到端的设计工具，Vivado工具套件同时为客户提供专用单一供应商来源的支持。这意味着客户只需一次学习，就可以将所学应用于多个产品中。这种集成和整合的思路不仅简化了客户的学习过程，还提高了工作效率和灵活性。
据了解，AMD Spartan UltraScale+ FPGA系列样片和评估套件预计于2025年上半年问世。文档现已推出，并于2024年第四季度自AMD Vivado设计套件开始提供工具支持。
AMD如何定义未来FPGA？
如何定义未来FPGA？Rob Bauer首先谈到，随着新工艺节点的迁移，比如从45nm、28nm到20nm、16nm，AMD着眼于投资新的前端性工艺技术，并将其产品视为跨节点的产品组合。未来，AMD会继续投资16nm的Spartan UltraScale+ FPGA系列产品，同时也会继续投资更先进的7nm制程。
其次，FPGA有望在边缘应用大放异彩。Spartan UltraScale+ FPGA系列处理器是专为传感器接口设计的，非常适合做实际的物理接口的配套，同时也非常适合做数据预处理、实时格式化、信号调节以及数据进入推理引擎前的一些过滤。
此外，客户正在将一些实时处理工作与FPGA进行结合，例如在FPGA上实现软核处理现在已经变得可行。长期而言，AMD也提供Microblaze软核处理器，最近还推出了Microblaze 5产品，包含RISC-V指令集架构。
Rob Bauer还强调了总体拥有成本TCO，包括对器件编程、执行仿真与合成这样的工作负载所需要的工具成本。Vivado工具套件为COP器件提供了免费许可，因此对于器件编程来说，其软件是免费的，AMD希望能够通过Spartan UltraScale+ FPGA系列去实现更具竞争力的价值组合。
下载ECAD模型
