芯耀
1754
欢迎回到《Verilog十日谈》！
经过前四天的学习，你已经掌握了Verilog的基本语法、模块化设计、组合逻辑和时序逻辑。今天，我们要直面Verilog中最令人困惑，也最重要的概念——阻塞赋值与非阻塞赋值。
这是区分Verilog新手与高手的分水岭，也是写出可靠、可综合代码的关键！
一、 思维破壁：两种赋值，两种设计哲学
请忘记"这只是语法不同"的想法。阻塞与非阻塞赋值代表着两种完全不同的电路建模方式。
阻塞赋值 (=)
行为特征：顺序执行，像C语言一样，一条语句执行完后才执行下一条
硬件对应：通常用于描述组合逻辑
执行时机：立即更新信号值
记忆口诀：“一步一坑，走完才下一步”
非阻塞赋值 (<=)
行为特征：并行执行，所有右侧表达式同时计算，在时间步结束时统一更新
硬件对应：通常用于描述时序逻辑（寄存器）
执行时机：稍后更新（在always块结束时）
记忆口诀：“同时起跑，同时撞线”
二、 实战对比：同一个电路，两种写法
让我们通过一个经典的"数据交换"例子来理解两者的本质区别。
案例：数据交换电路
目标：在时钟上升沿交换两个寄存器的值
版本A：使用阻塞赋值（错误示范）
module swap_blocking (
input clk,
input [7:0] a_in, b_in,
output reg [7:0] a_out, b_out
);
always @(posedge clk) begin
// 阻塞赋值 - 顺序执行
a_out = b_in; // 立即更新a_out
b_out = a_out; // 使用已经更新的a_out！
end
endmodule
问题分析：
第一句执行后，a_out立即变成b_in的值
第二句使用新的a_out值赋给b_out
结果：a_out和b_out都等于b_in！交换失败！
版本B：使用非阻塞赋值（正确写法）
module swap_nonblocking (
input clk,
input [7:0] a_in, b_in,
output reg [7:0] a_out, b_out
);
always @(posedge clk) begin
// 非阻塞赋值 - 并行执行
a_out <= b_in; // 计划将b_in赋给a_out
b_out <= a_out; // 计划将当前的a_out赋给b_out
end
endmodule
关键区别：
两条赋值语句的右侧表达式同时计算
b_out <= a_out中的a_out是赋值前的值（上一个时钟周期的值）
结果：成功实现数据交换！
三、 深入原理：仿真器的视角
让我们从仿真器的角度理解这个过程：
// 非阻塞赋值的内部机制
always @(posedge clk) begin
// 步骤1：同时计算所有右侧表达式
temp1 = b_in; // a_out的右值
temp2 = a_out; // b_out的右值（注意：这是老的a_out！）
// 步骤2：在always块结束时，同时更新左侧
a_out = temp1;
b_out = temp2;
end
这就是为什么非阻塞赋值能够"记住"赋值前值的原因！
四、 黄金法则：工业级编码规范
经过无数项目的验证，业界形成了以下黄金法则：
法则1：时序逻辑永远使用非阻塞赋值(<=)
// ✅ 正确：时序逻辑用非阻塞
always @(posedge clk or posedge rst) begin
if (rst) begin
count <= 0;
state <= IDLE;
end else begin
count <= count + 1;
state <= next_state;
end
end
法则2：组合逻辑使用阻塞赋值(=)
// ✅ 正确：组合逻辑用阻塞
always @(*) begin
case (state)
IDLE: next_state = (start) ? WORK : IDLE;
WORK: next_state = (done) ? IDLE : WORK;
default: next_state = IDLE;
end
end
法则3：绝对不要在同一个always块中混用两种赋值
// ❌ 危险！绝对禁止！
always @(posedge clk) begin
a = b + c; // 阻塞
d <= a + e; // 非阻塞 - 仿真与综合可能不一致！
end
五、 综合实战：流水线寄存器设计
让我们设计一个3级流水线，深刻体会非阻塞赋值的威力。
module pipeline_3stage (
input clk,
input rst,
input [7:0] data_in,
output reg [7:0] data_out
);
// 定义3级流水线寄存器
reg [7:0] stage1, stage2, stage3;
always @(posedge clk or posedge rst) begin
if (rst) begin
// 同步复位所有寄存器
stage1 <= 8'h0;
stage2 <= 8'h0;
stage3 <= 8'h0;
end else begin
// 流水线推进：使用非阻塞保证正确时序
stage1 <= data_in; // 第一级采样输入
stage2 <= stage1; // 第二级使用stage1的旧值
stage3 <= stage2; // 第三级使用stage2的旧值
end
end
assign data_out = stage3;
endmodule
关键观察：
每个时钟周期，数据从stage1→stage2→stage3
正确流动如果使用阻塞赋值，所有寄存器会在同一个周期得到相同值！
六、 Testbench验证：眼见为实
让我们编写测试代码来验证两种赋值的区别：
`timescale 1ns/1ns
module tb_assignment_comparison();
reg clk, rst;
reg [7:0] test_data;
wire [7:0] pipe_out;
// 实例化被测设计
pipeline_3stage u_pipeline (
.clk(clk),
.rst(rst),
.data_in(test_data),
.data_out(pipe_out)
);
// 生成时钟
initial begin
clk = 0;
forever #10 clk = ~clk;
end
// 测试序列
initial begin
// 初始化
rst = 1;
test_data = 8'h00;
#100;
// 释放复位，开始测试
rst = 0;
// 发送测试数据
test_data = 8'hA5;
#20;
test_data = 8'h5A;
#20;
test_data = 8'hF0;
#20;
test_data = 8'h0F;
// 运行足够长时间观察流水线
#100;
$stop;
end
// 监控输出
initial begin
$monitor("Time=%t, data_in=%h, pipe_out=%h",
$time, test_data, pipe_out);
end
endmodule
预期波形：
在第一个时钟沿后：stage1 = A5, stage2 = 00, stage3 = 00
第二个时钟沿后：stage1 = 5A, stage2 = A5, stage3 = 00
第三个时钟沿后：stage1 = F0, stage2 = 5A, stage3 = A5
这就是正确的流水线行为！
七、 常见陷阱与调试技巧
陷阱1：组合逻辑中的非阻塞赋值
// ❌ 错误：组合逻辑用非阻塞
always @(*) begin
a <= b & c; // 可能导致仿真与综合不一致！
d <= a | e; // 这里使用的是a的旧值！
end
陷阱2：多个always块驱动同一信号
// ❌ 危险：多个源驱动
always @(posedge clk) begin
out <= some_value;
end
always @(posedge clk) begin
out <= other_value; // 冲突！
end
调试技巧：
波形分析：重点关注赋值时机，非阻塞赋值在时钟沿后更新
** lint工具**：使用工具检查赋值风格违规
代码审查：严格遵守黄金法则
【今日核心要点】
阻塞赋值(=) = 组合逻辑，立即更新
非阻塞赋值(<=) = 时序逻辑，稍后更新
绝对不混用 = 可靠性保障
仿真理解 = 右侧同时计算，左侧同时更新
【明日预告】
今天，我们征服了Verilog中最具挑战性的概念之一。你已经具备了设计复杂数字系统的核心能力。
我们将：深入理解摩尔型与米利型状态机用状态机实现"1011"序列检测器掌握状态机的标准模板和设计技巧学习状态机的仿真与调试方法
互动话题：你在使用阻塞和非阻塞赋值时踩过哪些坑？是否遇到过仿真与硬件行为不一致的情况？欢迎在评论区分享你的经历！
从语法到思想，从模块到系统，我们正在构建完整的数字设计知识体系。点击关注，明天我们进入状态机的精彩世界！
