芯耀
306
公众号 | 高速先生，作者 | 黄刚
包地设计是一个很大众的设计方法，尤其是在微波射频走线上应用得更是广泛。关于为什么要包地这一点，大家的认知还是非常一致的，那就是为了串扰控制，或者说是隔离度的改善。尤其是在微波射频信号喜欢走在表层的这个场景下，包地的作用的确就更突出了。因为同样的间距下表层的串扰要比内层要差得不少，虽然可能很多朋友都不一定知道为什么，但是不要紧，这个的确是对的！
至于包地为什么能改善串扰的原因，其实从场的角度来理解还是比较容易get到了。看看下面这两张图片的对比，大家心里应该就有数了。其实Chris一直觉得这个不知道什么年代的图片其实对串扰解释得也没十分的好，不过时间关系，大家就先将就着看吧。
关键是这篇文章的题目就给得怪吓人的啊，难道那么多年的老设计工程师真的不懂包地？这样吧，Chris今儿给大家展示一个例子，看看大家的想法吧……
最近Chris做了块测试板来模拟表层射频信号包地的场景，其实做的东西倒很简单，就是在两根高频单端线挪到一定的距离后（15H左右的gap距离），看看包地和不包地对隔离度的影响。
不包地是这样的：
包地是这样的：
再强调一次，包地和不包地的两根高频线的gap距离是一样的哈，这一点要记住，是我们对比的前提。
首先我们来看看不包地情况下的验证结果哈，3D模型就是下面那样。
两根单端射频线在15GHz频率下的串扰结果大概在-21.5dB的样子。
原来表层走线在高频的串扰那么大的啊，都拉开15H的距离了，串扰居然也只有20dB左右。不然你们以为呢？所以说表层的串扰很大，这下信了吧。因此大家才希望通过包地哪怕降低个4-5dB其实也是很大的改善了。我们顺便关注下另外一个结果，那就是单端走线阻抗。嗯，是50欧姆没错！
这个估计有又一波人不懂了，阻抗有什么好说的，那你设计是50欧姆，验证结果是50欧姆不很正常嘛！先不急哈，继续往下看就知道Chris为什么在这个节点把看起来没意义的阻抗结果show出来了。
那包地的串扰是多少呢？如下面这个3D模型。
那个，等等哈，总好像感觉这个包地的设计有什么不确定的设计因素。在原来不包地的基础上进行包地，有没发现一百个设计工程师去包地，能给你包出99种不一样的设计。为什么呢？因为有一个参数，每一位设计工程师可能是不一样的，或者说没法统一的。
那就是包地和走线的gap距离。懂？不懂的话Chris特意给大家做了个动画来展示，如下所示：
啊，对哦！Chris不说还真没意识到，每个工程师设计的这个gap距离的确会不同哦。gap设计成10mil？15mil？20mil？的确行业也没个统一的规则，那还不是每个人想怎么弄怎么弄。
所以每个人弄出来的串扰结果就不一样了呗，如下图所示：
同样是包地，有的人能把串扰做到将近30dB，有的人只有23dB，也仅仅比不包地的21dB好那么一丢丢。
但是呢，事情真没那么绝对，包地gap距离小，串扰好。但是gap距离小，又有另外一个指标会变差。那就是上面提到的不包地的50欧姆阻抗了。
在包地不同gap的情况下，传输线阻抗就不一定都能保持在50欧姆咯。随着gap减小，阻抗就慢慢往下掉了。
真没想到包地还有那么多的弯弯绕绕，不深入研究，我还真以为随随便便包下就完事了啊！当然，频率低了，你包跟不包，包多少的gap距离的确没太大所谓，但是频率高了之后，你就会发现，你包地做出来的效果就和别人的差异越来越大。真的要给各位PCB工程师上点强度了，除了要很熟练的去做设计之外，也还是要学下背后的原理，这样才能遥遥领先哈！
Q、本期提问：要是你来设计本例子的这个包地，你会怎么包？
声明：未经高速先生授权许可，任何机构、媒体、个人不得转载、修改、摘编或以其他方式复制、传播高速先生平台的原创作品。
