芯耀
与非AI
3615
以太网PHY是一种将处理器、现场可编程门阵列（FPGA） 和专用集成电路（ASIC）等数字世界与模拟世界连接在一起 的收发器。以太网PHY用于通过各种介质访问控制器（MAC） 提供无差错传输。MAC通常集成在处理器、FPGA或ASIC中， 用于控制开放式系统互联（OSI）模型的数据链接层部分。 MAC与PHY之间有很多接口，可按照系统要求提供最少的引 线数和多种数据速率。
主要特点:
减轻电磁干扰：减少噪音发射是指减少干扰，从而使系统设计具有更大的裕量；
强大的静电放电性能：内置静电放电保护功能，可减少元件数量，降低成本，提高系统的可靠性和稳定性。
低延迟设计：反应时间更快，可预见性更大，更多节点可采用菊链式连接，从而提高系统的准确性和效率。
phy的基本作用
收到MAC过来的数据（PHY没有帧的概念，都是数据而不管什么地址数据还是CRC），进行处理，然后把并行数据转化为串行流数据，再按照物理层的编码规则把数据编码，再变为模拟信号把数据送出去。实现CSMA/CD（多点接入载波监听/冲突检测)的部分功能，可以检测到网络上是否有数据在传送，如果有数据在传送中就等待，一旦检测到网络空闲，再等待一个随机时间后将送数据出去。冲突检测机构可以检测到冲突，然后各等待一个随机的时间重新发送数据。处理方法：100BaseTX采用4B/5B编码（每4bit就增加1bit的检错码）10BaseTX采用曼彻斯特编码phy和switch在信号上的区别#PHY芯片，主要是将这些模拟信号进行解码，通过MII等接口，将数字信号传送出去。在解码的过程中，它只是做信号的转换，而不对数字信号进行任何的处理，即使一帧有问题的数据，它也会如实的转发出去。switch芯片是对帧数据的内容做处理，更新MAC地址列表等等，是先有PHY后有switch。
phy的配置
一般情况下，phy通过硬件配置即可正常使用，当存在一些特殊需求时可通过MIIM或I2C两种方式读写phy内置的寄存器，从而对phy进行配置管理。对phy进行软件配置时也可参考硬件配置的内容，这些内容涵盖了phy的主要功能。主要需要配置的是速率双工自适应、LED灯的显示方式、收发延时，其他配置可根据需求选择。
收发延时使能
收发延时指在接收或发送数据时，将时钟延时2ns，使数据时钟呈现中间对齐，保证数据采样的准确性。是否需要收发延时需根据对端具体情况设置，此项设置不可通过硬件配置实现，可通过设置寄存器20的1和7位实现。当对端发出的数据为沿对齐时，则需要phy设置接收数据延时，否则不需要。当对端接收数据没有设置接收延时时，需要phy设置发送延时，否则不需要。
光口、电口切换
88E1111可通过检测光、电口的能量，实现光电口的切换。当光口连接，电口断开时，将建立光口连接；当电口连接，光口断开时，将建立电口连接；当光口，电口均有连接时，哪一个先建立稳定连接，则另一个自动power down，若稳定连接失效，则会自动power up。光口电口的自动切换功能，可通过硬件配置中的一位：DIS_FC设置；也可通过软件配置寄存器27.15 实现。
phy芯片的原理框图
phy芯片的设计要点
电源设计：
PHY芯片是数模混合芯片，对电源要求非常高。通常需要多路电源,需单独供电并避免串扰：
1) 数字核心电源： 为内部数字逻辑供电，电压最低（如1.0V, 1.2V）。要求低噪声，通常需要一颗高性能LDO或开关电源（需配合LC滤波）。
2) 数字I/O电源： 为MAC接口（如RGMII）供电，电压与MAC侧电平一致（如3.3V或2.5V）。
3) 模拟电源： 为内部PLL、ADC/DAC等模拟电路供电。这是最敏感、要求最高的电源。必须极其干净，纹波要小。通常建议使用独立的LDO，并与数字电源进行磁珠或0Ω电阻隔离。
4) 线路驱动电源： 为发送端的线路驱动器供电，需要提供较大的驱动电流。噪声也会直接影响发送信号质量。
强烈建议： 为每一路电源使用单独的稳压器，尤其是模拟电源和数字电源要分开。
电源去耦至关重要。在每个电源引脚附近放置大小电容组合（如10uF + 0.1uF + 0.01uF），小电容（0.1uF/0.01uF）必须尽可能靠近芯片引脚。
模拟电源部分可以增加π型滤波（磁珠/电感 + 电容）来进一步抑制噪声。
时钟电路：
参考时钟： PHY需要一个高精度、低抖动的外部参考时钟（通常为25MHz）。这个时钟的质量直接决定了PHY发送和接收数据的时序精度。
时钟源选择：
1) 晶体： 需要PHY内部集成振荡器电路。成本低，但需要注意负载电容的匹配。
2) 有源晶振： 直接输出方波时钟信号。性能更稳定，抗干扰能力强，推荐用于要求高的场合。
时钟线应尽可能短，远离噪声源（如开关电源、晶振）。
在时钟线两边布置地线进行屏蔽。
匹配负载电容（如果使用晶体），容值根据数据和晶体规格计算。
复位和配置：
优先采用低电平复位，复位信号需保持足够时长（参考芯片手册，通常≥10ms），避免复位不彻底。
建议通过 MCU GPIO 控制复位，或使用专用复位芯片，不直接依赖电源上电复位，提升稳定性。
复位电路： 需要一个可靠的上电复位和手动复位电路，确保PHY在稳定电源下启动。
配置接口：
** strapping引脚**： 通过上拉/下拉电阻在硬件上配置PHY的初始状态，如设备地址、速度/双工模式等。
MDIO/MDC： 两线制管理接口，MAC通过它可以动态配置PHY的内部寄存器、读取PHY状态（如链接状态、信号质量等）。这是调试和状态监控的关键接口（MDIO接口最多可以挂载32个PHY设备），MDC（时钟）和 MDIO（数据）为 PHY 的配置接口，需与 MCU/CPU 连接，走线长度≤10cm。
MDIO 线上拉 1kΩ~4.7kΩ 电阻至 IO 电源，确保空闲状态稳定；MDC 时钟频率不超过 2.5MHz（遵循 IEEE 802.3 标准）。
ESD与防护
在网络变压器与RJ45连接器之间或之后，可以添加TVS二极管阵列，用于防护来自网线的浪涌和静电放电。
网络变压器本身也提供了一定的隔离和共模噪声抑制能力。
PCB布局与布线
PHY设计成功与否的重中之重。
1.3.1. 分区布局：
将电路板清晰地划分为：数字区域（MAC接口、数字电源）、模拟/混合信号区域（PHY芯片、时钟、模拟电源）、高压/接口区域（变压器、RJ45）。
区域之间用“壕沟”或不同电源层分割。
1.3.2. 差分对布线：
TX+/TX- 和 RX+/RX- 必须严格按照差分线规则走线。
等长： 差分对内的两条线长度差要尽可能小（通常建议<5mil）。
等距： 两条线从始至终保持相同的间距。
参考完整地平面： 差分对应在完整的参考地平面上方走线，不能跨分割。
阻抗控制： 差分阻抗必须控制在100Ω（对于以太网）。这需要通过PCB叠层、线宽和间距来计算。
1.3.3. 电源分割与去耦：
使用电源平面或宽走线为PHY供电。
严格遵守数据手册的推荐，在每一个电源引脚旁边放置去耦电容。
1.3.4. 接地：
推荐使用单点接地或混合接地。将PHY的模拟地和工作地（数字地）在芯片下方通过一个连接点（通常是0Ω电阻或磁珠）连接到主地平面。避免数字噪声通过地平面干扰敏感的模拟电路。
1.4. 常见问题与规避
链接不稳定：检查差分对长度差是否超标，或电源纹波过大，需重新调试电源滤波电路。
无法识别 PHY：排查 MDC/MDIO 接口时序，确保 MCU 输出时钟与 PHY 要求匹配，或复位信号时长不足。
雷击后损坏：未设计防雷电路，需在 RJ45 端口增加 TVS 管和共模电感，且接地路径阻抗需≤1Ω。
