AERIS-10开源相控阵雷达系统

项目概述

AERIS-10是一款面向科研人员、无人机开发者及高级软件无线电（SDR）爱好者设计的开源低成本相控阵雷达系统。系统工作于 10.5 GHz（X波段），采用脉冲线性调频（LFM）体制，致力于通过完全开源、模块化且可深度定制的架构，打破传统相控阵雷达的技术壁垒，推动雷达技术的普及化与下沉。

为覆盖多样化的应用场景，AERIS-10 提供两种独立版本：

AERIS-10N (Nexus)：针对 3 km 近程探测设计，体积紧凑，适用于无人机侦测、小型目标跟踪等轻量化场景。

AERIS-10E (Extended)：针对 20 km 远程探测设计，配备高增益天线与大功率射频前端，适用于广域监视与远程预警。

系统架构与硬件组成

AERIS-10 采用高度解耦的模块化硬件架构，核心子系统分为以下五个部分：

电源管理板

为系统各电子组件提供多路经滤波与排序的电源轨。板载微控制器严格监控上电与下电时序，确保射频前端与数字逻辑的核心器件免受浪涌冲击，保障系统在复杂供电环境下的稳定性。

频率合成板

作为系统的时钟中枢，基于低抖动时钟发生器 AD9523-1 构建，为 RX/TX 频率合成器（ADF4382）、DAC、ADC 及 FPGA 提供相位严格对齐的时钟基准，从硬件底层保障了相控阵系统的相参性。

主控板（射频与波形集成）

主控板集成了波形生成与射频前端控制功能，是系统的核心微波与模拟基带处理单元：

波形生成：由 DAC 负责产生高精度的雷达 LFM 脉冲基带信号。

变频网络：采用两片 LTC5552 微波混频器，分别完成发射链路的上变频与接收链路的下变频。

波束赋形：配置四片四通道相移器 ADAR1000，实现对 16 个收发通道的独立相位控制。

前端收发：部署十六片 ADTR1107 前端芯片，分别承担接收链路的低噪声放大（LNA）与发射链路的功率放大（PA）任务。

信号处理单元

由 FPGA 与 MCU 构成异构处理核心：

FPGA（XC7A50T，FTG256 核心板）：负责全链路实时信号处理，涵盖原始 ADC 数据采集、I/Q 基带下变频、CIC/FIR 抽取滤波、前向 FFT、脉冲压缩、多普勒处理、动目标指示（MTI）及恒虚警率（CFAR）检测。

MCU（STM32F746xx）：担当系统管理大脑，负责电源时序调度、FPGA 通信、外围器件（时钟发生器、频率合成器、相移器）配置，同时融合 GPS 与 IMU 数据，并控制步进电机实现机械扫描。

天线阵列

Nexus 版：采用 8×16 贴片天线阵列，轻量化设计，单通道输出功率约 1 W。

Extended 版：配备 32×16 介质填充缝隙波导阵列，高增益低损耗；配合 16 路基于 QPA2962 的 10 W GaN 功率放大器板，实现远程探测能力。

信号处理与数据流

AERIS-10 的信号处理链路清晰分层，实现了从波形发射到目标航迹输出的全闭环：

发射端：DAC 生成 LFM 波形，经混频器上变频至 10.5 GHz；ADAR1000 相移器对 16 通道进行独立相位控制，实现 ±45° 的电子波束快速扫描。

接收端：目标回波经低噪声放大与相移合成后，下变频至中频/基带，由 FPGA 完成 I/Q 解调、CIC/FIR 滤波与数据抽取。

信号处理：FPGA 依次完成脉冲压缩（提高距离分辨率）、多普勒 FFT（提取速度信息）、MTI 杂波抑制（滤除静态背景）及 CFAR 目标检测（自适应门限判决）。

数据融合与显示：STM32 实时同步处理 UM982 GPS 位置信息与 GY-85 IMU 姿态数据，对目标坐标进行俯仰/横滚误差修正，最终通过 Python GUI 在地图上进行实时目标标绘。

4. 核心技术规格

如何获取？

公众号【小灰灰的FPGA】后台回复：开源相控阵雷达系统