• 正文
  • 相关推荐
申请入驻 产业图谱

Voohu:CHIP LAN在高速以太网中的混合模式S参数与模式转换抑制机理

07/22 14:45
165
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

CHIP LAN(集成共模电感变压器)在2.5G/5G/10G高速以太网应用中,其差模-共模模式转换特性(S_cd21)是决定EMI性能的关键参数,却往往被工程师忽视。当CHIP LAN的两个绕组存在电感量偏差或寄生电容不对称时,差模信号会部分转化为共模噪声,通过线缆向外辐射,导致EMI测试超标。本文从混合模式S参数理论出发,分析模式转换的物理来源,给出选型判据和PCB布局优化方法。

一、混合模式S参数的基本框架

对于CHIP LAN这类差分器件,传统的单端S参数无法完整描述其共模和差模行为。混合模式S参数将端口定义为差分和共模两种激励模式:

S_dd21(差模传输):差模信号通过CHIP LAN的增益,反映信号完整性

S_cc21(共模传输)共模信号通过CHIP LAN的增益,反映共模抑制能力

S_dc21(差模→共模转换):差模信号转化为共模噪声的比例

S_cd21(共模→差模转换):共模噪声转化为差模信号的比例

其中,S_dc21是EMI性能的核心指标——它决定了信号路径上的差模能量有多少会转化为共模辐射。理想CHIP LAN的S_dc21应为-∞dB,实际产品中通常在-25dB至-40dB之间

二、模式转换的物理来源

S_dc21的恶化主要源于三个方面的不对称性:

1. 绕组电感量不匹配(ΔL/L):CHIP LAN内部两个共模电感绕组的电感量偏差超过3%时,S_dc21在100MHz处可恶化5-10dB。这通常由绕线张力差异或磁芯材料不均匀引起。

2. 寄生电容不对称(ΔC/C):绕组对地电容或层间电容的差异,在高频段(>100MHz)成为模式转换的主导因素。电容不对称可能来自PCB焊盘不对称或CHIP LAN内部结构偏差。

3. PCB布局不对称:即使CHIP LAN本身对称,若输入或输出的差分走线长度不一致、过孔位置不对称,同样会引入额外的模式转换

三、S_dc21的选型判据

应用速率 最高频率 S_dc21要求 对应EMC等级
100BASE-TX 62.5MHz ≤-30dB CLASS B
1000BASE-T 100MHz ≤-30dB CLASS B
2.5GBASE-T 200MHz ≤-28dB CLASS B
5GBASE-T 400MHz ≤-25dB CLASS B
10GBASE-T 500MHz ≤-25dB CLASS B

对于2.5G/5G多速率以太网,CHIP LAN需在100-400MHz范围内保持共模阻抗≥100Ω(典型目标≥300Ω),同时S_cd21在400MHz处≤-25dB

四、CHIP LAN高频性能的选型要点

1. 关注数据手册中的混合模式S参数曲线:优质CHIP LAN应提供S_dd21、S_cc21和S_dc21曲线至1GHz以上。若数据手册仅提供共模阻抗(Zcm),不足以评估模式转换性能

2. 优先选用低寄生电容封装:2012封装(2.0×1.2mm)的寄生电容通常低于3216封装,SRF更高,在高频下S_dc21更优。

3. 关注绕组对称性指标:优质CHIP LAN的电感量偏差控制在±2%以内,S_dc21在100MHz处≤-35dB。

五、PCB布局对S_dc21的影响与优化

差分走线的不对称是PCB引入模式转换的最主要来源:

等长控制:输入和输出差分对长度差应<5mil,否则S_dc21在100MHz处可恶化3-5dB

过孔对称:差分对中的两个过孔必须成对出现、对称布置

接地完整性:CHIP LAN的GND引脚需通过多个过孔(≥2个)连接到地平面,降低接地电感

避免跨分割:差分走线正下方保持完整地平面,不得跨越分割线

六、Voohu CHIP LAN混合模式S参数参考

型号 封装 S_dd21@100MHz(dB) S_dc21@100MHz(dB) 适用速率
WHLC-2012A-900T0 2012 -0.8 -35 1000BASE-T
WHLC-2012A-361T1 2012 -0.9 -33 工业以太网
WHLC-3216A-550M0 3216 -1.0 -30 2.5G/5G

结语

CHIP LAN的模式转换特性(S_dc21)是高速以太网EMI性能的决定性因素。选型时应以数据手册中的混合模式S参数曲线为准,优选S_dc21≤-30dB的型号,并通过对称的PCB布局将PCB引入的额外模式转换控制在5dB以内。

相关推荐