芯耀
与非AI
126
1. 高压 GaN 的技术壁垒：为何 900V 以上长期被 SiC 垄断
1.1 硅衬底 GaN 的耐压瓶颈
当前主流商用 GaN 器件均基于硅衬底外延生长，受限于晶格失配与应力问题，高压 GaN 需要生长极厚的缓冲层以阻断漏源电压，工艺难度、缺陷密度与成本随耐压等级呈指数级上升。因此市面上的 GaN 器件耐压多集中在 650V 以内，900V 以上产品极为稀缺，1200V 以上长期被认为是硅基 GaN 的工艺禁区。
这一技术断层直接导致：1200V 及以上的高压应用只能选择 SiC 器件，而 GaN 的高频高效优势无法在高压场景落地，制约了 800VDC 等高压架构的功率密度提升。
1.2 高压 GaN 的两大核心难题
除了耐压提升的工艺挑战，高压 GaN 还面临两大可靠性难题：
- 阈值电压漂移：增强型 GaN 依赖 p 型栅极结构，高压高电场下易出现电荷捕获，导致阈值电压漂移，长期工作可靠性不足；
- 动态导通电阻退化：高压开关过程中，高电场引发的电荷捕获效应会使导通电阻显著升高，既降低效率，也带来过热失效风险，是高压 GaN 商业化的核心障碍。
资料获取：1250V/1700V PowiGaN HEMT在800VDC AI数据中心架构中的应用
2. 核心架构：共源共栅结构实现高压常关与高可靠性
2.1 共源共栅（Cascode）工作原理
PowiGaN 高压 HEMT 采用 “耗尽型 GaN HEMT + 低压硅 MOSFET” 的串联共源共栅架构：
- 高压侧为耗尽型 GaN HEMT，承担主要耐压，具备极低的导通电阻与开关损耗；
- 低压侧为硅 MOSFET，负责实现常关控制与栅极驱动，驱动逻辑与传统 MOSFET 完全兼容。
当器件关断时，低压 MOSFET 先关断，源极电位抬升，使 GaN HEMT 栅源电压达到负压，实现可靠关断，高压全部由 GaN 器件承担；导通时，低压 MOSFET 先导通，GaN 栅源电压转正，器件进入低阻导通状态。
2.2 架构带来的两大核心优势
天然规避阈值漂移问题
耗尽型 GaN HEMT 无需 p 型栅极结构，从根源上避免了 p 型栅带来的阈值电压漂移与长期不稳定性，器件参数随工作时间、温度变化极小，保障长期运行的一致性与可靠性。
驱动兼容性极强
共源共栅结构将栅极驱动转移到低压硅 MOSFET 上，驱动电压、驱动方式与传统硅 MOS 完全一致，无需复杂的 GaN 专用驱动电路，大幅降低设计门槛与驱动电路成本。
2.3 关断状态耐压特性
从器件关断特性来看，1250V PowiGaN 在电压超过 2000V 时漏电流仍保持稳定，1700V 产品则在 2400V 以上仍维持稳定漏电，远高于额定耐压值。这意味着器件具备充足的电压裕量，可耐受浪涌、瞬态过压等极端工况，实际应用可靠性显著优于同额定电压的 SiC 器件。
3. 极致可靠性：三重严苛认证验证器件耐用性
功率器件的长期可靠性是数据中心级应用的核心指标，PowiGaN 高压系列通过了三项行业顶级可靠性测试，全面验证静态与动态工况下的耐用性。
3.1 高温反偏（HTRB）测试：关断状态长期稳定性
HTRB 测试用于验证器件在高温高压关断状态下的长期可靠性，是功率器件的基础认证项。
- 测试条件：150℃环境温度，1000V 漏源偏压（额定值的 80%），持续 1000 小时；
- 测试结果：关断漏电流全程保持稳定，符合 JEDEC JEP198 标准要求；
- 加速寿命推演：通过多组加速应力测试与威布尔分布模型推算，在 1000V/100℃工作条件下，器件累积故障率达到 1ppm 的时间超过 15000 年，固有可靠性裕量极为充足。
3.2 高压高湿高温反偏（HV-H3TRB）：恶劣环境耐受性
HV-H3TRB 在 HTRB 基础上增加高湿度应力，验证器件在湿热高压环境下的可靠性，覆盖钝化层、封装、接线等全维度失效模式。
- 测试条件：85℃环境温度，85% 相对湿度，1000V 漏源偏压，持续 1000 小时，遵循 JEDEC JESD22-A101 标准；
- 测试结果：器件顺利通过测试，关断漏电流稳定性与 HTRB 测试一致，具备优异的抗湿热老化能力，可适配数据中心机房乃至更严苛的工业户外场景。
3.3 动态高温工作寿命（DHTOL）：动态导通电阻稳定性
DHTOL 测试针对开关工作场景，验证高压硬开关条件下的动态导通电阻变化，是 GaN 器件最关键的可靠性指标。
- 测试条件：125℃环境温度，1000V 电压下硬开关开通与关断，持续 1000 小时，符合 JEDEC JEP180 标准；
- 测试结果：1000 小时测试期间，导通电阻 RDS (ON) 性能稳定，与初始值相比偏移量小于 20%，达到与主流 650V GaN 器件相当的水平。
这一结果直接证明：GaN 器件的耐压扩展至 1200V 以上，并不会牺牲硬开关能力与动态性能，完全可满足高频、高压开关场景的长期可靠性需求。
4. 性能硬核对标：全方位碾压 SiC 与堆叠 GaN 方案
4.1 与 1200V SiC MOSFET 的参数对比
在同等 60mΩ 导通电阻规格下，1250V PowiGaN 与 1200V SiC MOSFET 的关键参数对比如下：
| 关键参数 | 1200V SiC MOSFET | 1250V PowiGaN | PowiGaN 优势 |
|---|---|---|---|
| 额定耐压 | 1200V | 1250V | 耐压裕量更高 |
| RDS(ON)（25℃） | 60mΩ | 60mΩ | 导通电阻相当 |
| Qoss @800V | 180nC | 140nC | 降低 22%，支撑更高频率 |
| LLC Qg | 106nC | 45nC | 降低 58%，驱动损耗大幅降低 |
| 关断延迟 Td (off) | 48ns | 15ns | 缩短 69%，开关速度更快 |
核心结论：PowiGaN 在输出电荷、栅极电荷、关断速度三大高频关键指标上全面领先 SiC，是更适合高频 LLC 拓扑的功率器件。
4.2 与 650V 堆叠 GaN 方案的系统级对比
在 800V 半桥 LLC 应用中，1250V 单管方案相对 650V 堆叠方案具备系统性优势：
| 对比维度 | 650V 增强型 GaN 堆叠方案 | 1250V PowiGaN 单管方案 |
|---|---|---|
| 半桥器件数量 | 4 颗 | 2 颗 |
| 栅极驱动器数量 | 4 个（3 个隔离驱动） | 2 个（1 个隔离驱动） |
| 隔离偏置电源 | 3 组 | 1 组 |
| 输入电压不平衡风险 | 存在，需均压控制 | 无 |
| 同等 RDS (ON) 导通损耗 | 单管方案的 2 倍 | 基准值 |
| 系统复杂度 | 高 | 低 |
5. 关键参数解析：Qoss 如何决定高频 LLC 的性能上限
在 LLC 谐振变换器中，零电压开关（ZVS）的实现依赖死区时间内励磁电流对开关管输出电容的充放电。输出电容相关的有效电荷 Qoss，是决定最小死区时间与最高工作频率的核心参数：
最小死区时间公式：tdead_min = 8 × Co(tr) × Lm × fs
其中 Co (tr) 为有效输出电容，fs 为开关频率。
Qoss 越小，实现 ZVS 所需的死区时间越短，励磁电流越小，环流损耗越低，变换器可工作在更高频率。PowiGaN 相比 SiC 更低的 Qoss，使其可轻松实现 1MHz LLC 的 ZVS 工作，死区时间小于 100ns；而同规格 SiC 在 1MHz 下无法稳定实现 ZVS，硬开关换向会带来严重振铃与损耗，实际工作频率被限制在 500kHz 以内。
