芯耀
与非AI
215
咱们硬件工程师都搞过电源板，前期算电流、算电感、算MOSFET，最后到了样机阶段经常会发现电路能正常工作，但板子烫，MOSFET 80℃，DCDC芯片90℃，电感甚至摸都不敢摸。
这时候最容易想到的是换个更大封装，或者加散热片。但实际上，PCB本身就是散热结构的一部分。布局、铜皮、过孔、层叠和器件位置处理得好，温升下降二三十摄氏度并不稀奇。当然，具体能降多少，最终还是取决于器件功耗、板厚、铜厚、环境温度和结构条件。
如果你觉得散热设计全是结构工程师的活，跟咱们硬件工程师没关系，那你想错了，结构工程师负责系统级的散热，咱们硬件负责的是PCB板级散热，那如何做好PCB板级散热？今天我们就通过一篇文章把PCB散热完全讲清楚，掌握了下面的6种方法，你能横着走！
PCB为什么会发热？咱们先不要急着讨论怎么散热，先算一下器件到底产生了多少热。
以一个Buck电源为例，输入12V，输出5V，负载2A，效率假设90%。输出功率是10W，输入功率是11.11W，那么总损耗是1.11W，这1.11W最终基本都要变成热，所以散热的本质其实非常简单，那就是减少产生的热量，并把已经产生的热量尽快传出去，前者靠提高效率，后者靠降低热阻。
如果优化MOSFET、电感和开关参数以后，效率提高到94%，总损耗就是0.64W，减少了0.47W，也就是损耗下降42%左右，假设PCB和封装的等效热阻是40℃/W，那么理论温升减少：
效率提升4个百分点，温升下降近19℃。所以有时候咱们硬件工程师花大量时间研究散热片，其实不如先把效率从90%优化到94%，提高效率比研究散热有时候更能解决问题。
方法1：把功率器件放在正确的位置
这是我认为最容易被忽略、但成本最低的一种散热方法，很多人布PCB的时候喜欢先考虑器件放哪里方便走线，但对于DCDC、电机驱动、MOSFET等功率电路，器件位置本身就是散热设计的一部分。例如MOSFET的主要散热路径通常包括：Junction → Package → PCB → Air
对于很多贴片功率器件来说，PCB铜箔实际上承担了非常重要的散热任务,所以MOSFET周围不要塞满其他器件，从热阻角度量化一下，一个典型的SOP-8 MOSFET，结到环境的热阻RθJA在没有额外铜皮时可能高达60~80℃/W，但如果在Drain引脚（通常也是散热引脚）下方连接一片10mm×10mm的铜皮，RθJA可以降到40~50℃/W。
如果这片铜皮再通过过孔连接到内层GND平面，RθJA可能进一步降到30~40℃/W。
这意味着，对于一个耗散0.3W的MOSFET无散热铜皮的温升：ΔT = 0.3 × 70 = 21℃有10mm×10mm铜皮+过孔到内层的温升：ΔT = 0.3 × 35 = 10.5℃仅位置优化一项，温升就下降了10℃左右，如果一个MOSFET背面刚好放了电容、连接器，把散热铜皮切得七零八落，即使芯片本身RθJA参数不错，实际温升也可能很难看。
方法2：增加铜厚
以PCB铜皮作为热传导路径，一维热阻公式是：
其中L是热流路径长度，w是铜宽，t是铜厚，k是铜的热导率（约400 W/m·K），从这个公式可以直接看出一维热阻和铜皮宽度以及厚度有关系。
那如何量化铜皮厚度对热阻的影响呢？咱们就需要具体算一下铜厚从1oz改2oz能差多少？算完你就明白了，对于径向热扩散，等效热阻：
假设热源半径rin=2mm（对应MOSFET焊盘），铜皮等效半径rout=25mm：1oz铜（t=35μm=0.035mm）：
2oz铜（t=70μm=0.070mm）：
铜厚翻倍，扩散热阻直接减半，这意味着如果温升是28℃，铜厚翻倍，温升直接变成了14℃。
有些工程师为了平衡散热和焊接工艺（防止起泡），会把散热铜皮做成网格或开窗，从热阻角度，开窗等于直接削减有效铜厚，所以说功率器件下方做实心铜皮，不要开网格，从热阻计算上看完全成立。
方法3：散热过孔
如果MOSFET焊盘只连接Top层铜皮，即使你铺了一大片铜，热量依然主要集中在这一层，这时候就可以增加Thermal Via，也就是我们常说的散热过孔，这些过孔把Top层铜与Bottom层、内层大面积铜连接起来。
那过孔的数量如何计算呢？一个标准过孔，孔径d=0.3mm，板厚h=1.6mm，镀铜厚度约20μm，过孔的铜截面积：
过孔热阻（沿板厚方向，长度L=1.6mm=0.0016m）：
一个过孔的热阻约227℃/W。这看起来很大，但如果并联多个过孔呢？假设在MOSFET散热焊盘下方放置9个过孔（3×3阵列），忽略热耦合：
如果放置16个过孔（4×4阵列）：
这16个过孔的等效热阻14.2℃/W与Top层铜皮到空气的对流热阻相比，已经很牛掰了，过孔不是越多越好，因为我们这个时候进一步增加过孔数量，对热阻的降低已经不明显了，另外过孔应均匀分布在散热焊盘下方，孔径0.2~0.3mm，孔间距0.8~1.0mm，过孔不要太大，否则在回流焊时容易偷锡导致虚焊。
方法4：多层板
这个是我之前查阅过的某大厂做的不同层PCB之间的散热仿真对比报告。（报告里通过仿真的方式详细对比了有无外壳，不同外壳材质
（黑色塑料壳，抛光铝，阳极铝），有无导热硅脂，顶部散热和底部散热，PCBA垂直安装和水平安装，过孔数量，有无隔板对器件温升的影响，这份报告也放在附件资料包里了，有需要的文章末尾自取哦）
仿真条件如下：MOSFET是贴片的，封装是LFPAK的，PCB的层数是1–4层，但总的厚度为1.6 mm，PCB的材质是标准的FR4，每层铜的厚度 1 oz./ft²(35 μ m)，PCB悬浮在自然空气中，环境温度是20℃，仿真可以支持传导，对流和辐射三种热传递方式，每个 MOSFET 的功率损耗为 0.5 W
仿真结果为：同单层PCB 比较，双层PCB上芯片的Tj约减少20℃–25℃左右，如果改成四层板，那么与两层板相比器件的Tj大概还能降低9℃左右，下面是仿真曲线对比，原因就是因为多层板的有效散热铜皮面积增大了，PCB本身的散热能力更强了，那么温升自然就更小了。
当然，我们需要注意的是，从散热的角度来说铜皮面积是越大越好，但是有些地方的铜皮面积还真不能太大了，比如DCDC的SW节点的处理原则就是在满足载流的前提下，SW铜皮面积应尽可能小，这个是DCDC设计中特别容易犯的错误。
有些工程师为了散热，把MOSFET周围铺了一大片铜，结果EMI反而变差，为什么？
因为DCDC中的SW节点是高dv/dt节点，如果你为了散热，把SW铜皮无限扩大，相当于增加了寄生电容，寄生电容与回路电感形成LC谐振，导致SW节点振铃，EMI辐射上更大的铜皮面积=更大的天线，辐射效率更高。
方法5：大功率器件
不要扎堆放如果一块PCB上有DCDC，MOSFET，电感，LDO，不要把几个热源全部堆在一起。举个例子，DCDC发热导致PCB铜皮温度比环境温度高36.6℃。如果在这个位置再放置一个LDO，LDO自身温升25℃。
那么LDO看到的环境温度不是25℃室温，而是25+36.6=61.6℃。而如果LDO远离DCDC，放在PCB另一侧，DCDC在LDO位置产生的温升可能只有10℃左右，LDO结温就只有60℃，这26℃的差距，完全由布局决定。
器件看到的不是环境温度，而是局部PCB温度，所以布局时尽量把高热源分散。
方法6：散热器如果经过上述优化后，某器件温升仍然过高，再考虑散热片，散热片的热阻模型：
h：对流换热系数（W/m²·K）Afin：所有翅片（含底板）的有效换热面积（m²）ηfin：翅片效率（0~1）这个公式怎么理解呢？
热阻就是单位温差能带走多少热量的倒数，面积越大、对流越强、翅片效率越高，热阻就越低。翅片越多 → 总面积Afin越大 → 理论上热阻越低，但是翅片间距太小 → 气流受阻 → h急剧下降，同时相邻翅片互相加热，效率也会变差，所以不能无限加翅片，必须先确定最佳间距，再反推数量。
那咱们硬件怎么去选散热器，来评估散热器到底满不满足散热要求呢？接下来就举个例子讲解下：
假设器件功耗P=1W，如果咱们希望散热片带来的温降△T= 20°C，即要求
第1步：估算需要的有效换热面积
先假定h = 8 W/m²·K（自然对流中等水平)，ηfin = 0.75，则
第2步：确定单根翅片参数
• 翅片高度L = 25 mm
• 翅片厚度t = 1.5 mm
• 底板长度(气流方向上的长度)W=40mm
• 单根翅片面积（两面+端部)：A1≈ 2 × L × W = 2 × 25 × 40 = 2000 mm²(更精确还要加底板露出的面积，这里咱们就偷点懒，这里先忽略)
第3步：用最佳间距算翅片数量
取Sopt = 7mm（中等高度经验值），翅片中心距=厚度+间距=1.5 +7=8.5mm，假设散热片总宽度(垂直气流方向）限制在50 mm 以内，则
按前面第1步和第2步算的面积8333mm²除以2000mm²，5片翅片就够了，按这一步计算，在50mm宽度内最多放7片，咱们可以取7片留有裕量。
第4步：验算实际面积和热阻7片翅片总面积≈7 ×2000 = 14000mm²（再加底板大概是2000mm²，总计≈16000 mm²)，代入原公式：
这样计算出的是不是比目标20 ℃/W 富裕的很多了，这说明在自然对流下，7片已经足够，当然你也可以省点钱适当降低高度或减少片数来省材料和体积。如果算出来的面积不够咋办？那就增大总宽度、增加高度，或者改成强制对流。
