面向边缘AI，芯原展示FD-SOI从体偏置、MRAM到3D堆叠的量产实践

2026年9月20日，上海——在今日举行的第十一届上海FD-SOI论坛上，芯原股份设计实现高级总监朱炯发表了题为《FD-SOI赋能边缘AI：芯原在体偏置设计、嵌入式MRAM和3D异构集成上的量产实践》的主题演讲。

图 | 芯原股份设计实现高级总监朱炯发表演讲

演讲系统回顾了芯原在FD-SOI领域超过十年的战略布局与生态成果，并重点展示了其面向边缘AI与可穿戴设备的最新IP平台及量产项目进展。

从IP到生态，芯原十余年深耕FD-SOI赛道

朱炯首先回顾了芯原FD-SOI工作组自2013年成立以来的发展历程。作为FD-SOI技术的坚定践行者，芯原采取了“IP先行”的策略，逐步构建起覆盖基础IP、模拟与混合信号IP、射频IP及基带IP的完整生态体系。

目前，芯原已拥有超过60款模拟及数模混合IP，涵盖Memory Compiler、IO、Standard Cell、PLL、ADC、DCDC、LDO等基础IP，以及BLE、NB-IoT、GNSS、802.11ah等射频与基带IP。

在客户项目方面，芯原已向47家客户授权超过330次FD-SOI IP核，并完成了约49个芯片设计项目，其中40个项目已成功流片。这些项目覆盖了从22nm FD-SOI技术节点到多种复杂应用场景的芯片设计，充分验证了芯原在FD-SOI领域的量产能力与平台成熟度。

面向边缘AI新需求，ABB技术实现低功耗与高性能的平衡

随着AI快速发展，端侧AI与可穿戴AI产品涌现出新的需求。朱炯指出，这类设备对功耗控制、响应速度和计算能力提出了更高要求。为此，芯原展示了基于FD-SOI的自适应体偏置（ABB）技术方案，该方案已在多个实际流片案例中得到验证。

在功耗控制方面，ABB技术通过动态调节体偏置电压，可将总功耗降低约50%，待机功耗降低15至25倍，最低可控制在20μW以下。在性能提升方面，采用正向体偏置（Forward-Body-Biasing）后，ABB在0.8V电压下可实现1.6GHz频率，与FinFET在0.9V下的性能相当；在0.9V电压下更可达到1.8GHz，超越FinFET在0.9V下的表现。结合芯原集成NPU的FD-SOI芯片方案，该技术已成功实现量产，为边缘AI设备提供了低待机功耗与高突发性能的平衡。

无线连接与3D异构集成，完善边缘AI系统级方案

针对可穿戴AI设备对无线连接的需求，芯原展示了其IP优先的无线IP平台，包括BLE、BTDM、Wi-Fi Aware等优化方案。这些IP针对边缘AI场景在待机功耗、面积和效率上进行了专门优化，其快速唤醒速度可满足用户对即时响应的体验要求，有助于解决可穿戴设备在低功耗与实时性之间的矛盾。

此外，朱炯还介绍了芯原在嵌入式MRAM集成和3D异构集成方面的量产实践。通过将MRAM与FD-SOI工艺结合，芯原为边缘AI设备提供了非易失性存储解决方案，进一步降低了系统功耗与面积。在3D异构集成方面，芯原展示了通过3D堆叠技术实现更高集成度的方案，为未来更复杂的边缘AI系统提供了可扩展的路径。

结语

朱炯在演讲最后强调，FD-SOI技术在边缘AI领域的设计前景十分广阔，芯原将继续携手产业链合作伙伴，推动FD-SOI生态的持续繁荣。通过从IP到设计实现的全链条能力，芯原正助力全球客户加速边缘AI产品的量产落地，为智能穿戴、智能家居、工业控制等场景提供更高效、更可靠的芯片解决方案。