不懂硬件设计，也可以硬件创业了？

摘要：过去，一个没有电子工程背景的人想开发硬件，首先要学习电路、芯片选型、原理图和PCB设计，再解决元器件采购、打样与贴片。现在这条路径正在改变。

Arduino和开源硬件首先将芯片级复杂度封装成开发板和模块；数字化EDA和制造平台进一步降低打样门槛；到了2026年，Flux、CELUS、Circuit Mind、JITX、Quilter等公司已经开始让AI参与需求拆解、元器件选型、原理图生成乃至PCB布局布线。Flux甚至已经将产品路径描述为从自然语言需求走向Schematic、BOM和PCB。Flux但从“AI能画板”到“AI能交付产品”，中间仍然存在电源、SI/PI、EMI、可靠性、DFM、供应链和量产一致性等大量物理世界问题。

硬件工程没有消失，它正在被重新分层。

导语：如何让一名17岁开发者设计硬件？

在过去，一名年轻人想独立做一块真正能运行的硬件，几乎意味着要提前跨过一整套电子工程门槛：看懂原理图、理解芯片接口、学习PCB设计，还要知道元器件怎么买、板子怎么打、出了问题去哪里查。

但今天，这条路径正在被改写。

第四届星火大会现场

日前，在嘉立创举办的第四届星火大会现场，“PeerSync同频——无障碍沟通翻译器”的设计吸引了不少观众注意。这个项目面向听障群体，把语音转写与AI发音修复等能力装进便携式硬件，希望缓解“听不清、说不清”的双向沟通问题。更特别的是，这个项目的研发团队中的平均年龄只有17岁。

这一波年轻人的硬件开发方式，与传统硬件工程师并不一样。

采访中，一名年轻开发者提到，自己会先让AI分析类似项目用了哪些技术，再去看技术文档和教学视频，建立一个基本的工程框架，然后继续和AI讨论、动手尝试，在不断报错、修改的过程中把方案跑通。他也很清楚AI并不可靠：“如果我直接让AI给我做……其实很多时候用它的方法做的还是错的。”

从这个案例可以看到，开发者不再一定要先把整套电子工程知识学完，才开始第一块板子的设计。开源参考工程、开发板、AI工具和数字化制造平台，正在把原本分散在硬件工程师、采购和制造环节里的知识与能力逐层封装。

当AI开始参与选型、原理图甚至PCB设计，当开源工程可以被直接复用，硬件开发的门槛究竟降到了什么程度？当画板变得越来越容易之后，硬件工程师的价值还能保留多少？

硬件开发 “先做起来，再补知识”

传统硬件开发是一条典型的“知识前置”路径。

一个人想设计自己的PCB，通常需要先理解模拟电路、数字电路、电源、MCU接口等基础知识，再学习如何阅读Datasheet、选择芯片、绘制原理图、完成PCB Layout。设计完成后，还要经历打板、采购、贴片、焊接和Bring-up。任何一个环节出错，都可能意味着重新修改设计，再经历一轮制造。

这与软件开发的学习路径长期存在明显差异。

一个刚接触软件开发的人，可以从GitHub下载一个项目，让代码先跑起来，再通过修改参数、增加功能和Debug逐渐理解程序结构。硬件却很难做到这一点，因为硬件错误存在真实的时间和金钱成本：代码写错可以立即重新编译， PCB走线设计错误，意味着重新打板。

但过去十多年，硬件开发的这种学习顺序已经在逐步改变。

最早降低门槛的是Arduino、Raspberry Pi、ESP32开发板以及大量传感器模块。它们把MCU、电源、晶振、USB接口乃至无线通信等底层设计封装在已经验证的板卡中。开发者不需要从芯片级开始设计，只需要把摄像头、显示屏或传感器接到现成接口上，就可以先验证自己的想法。

进一步改变学习方式的，是开源硬件。

当一块PCB的原理图、Layout、BOM、源代码全部公开以后，它所提供的已经不只是一块现成的开发板，而是一份可以拆解和修改的完整工程。开发者可以先复现一个已经被证明能够工作的设计，再换掉其中一颗传感器、增加一个接口或者重新调整板子尺寸。

第四届星火大会的开源赛道就是这种模式的一个样本。据介绍，参赛项目会公开设计图纸、源代码和物料清单，供其他开发者学习和复用；四届以来相关参赛项目累计已经超过700个。这使硬件第一次越来越接近软件世界里的“Fork”。

嘉立创技术人员对与非网记者提到，其此前推出过用于硬件教学的AI对话小盒子，后来小智AI的开发者参考这套硬件继续学习和开发；当硬件和软件两端都有开源参考之后，其他创客可以直接沿着已有设计继续修改。“就是没有硬件工程师的基础，也可以自己做开源硬件，我觉得是可以的，因为我们的参考案例足够多。”

过去更典型的路径是：学习理论 → 掌握工具 → 独立设计 → 做出硬件。

新的路径则越来越可能是：

找到参考工程 → 复现 → 修改 → 遇到问题 → 补充知识 → 再迭代。

PeerSync团队那名17岁的年轻开发者声称自己之前并没有系统性学过硬件知识，而是先让AI分析已有案例使用了哪些技术，再去查技术文档和教学视频，在理解大致工程框架之后动手尝试；遇到错误，再继续定位和修改。与此同时，他也明确指出，如果直接让AI从头给出硬件方案，“很多时候”仍然会出错。

AI的加入，把这种“边做边学”向前推进了一步。过去看不懂一颗芯片的数据手册，开发者可能需要在论坛、社区和博客中搜索几个小时；现在AI可以先解释接口、电源树和外围电路，再帮助开发者定位应该阅读Datasheet的哪一部分。它降低的是获得知识和理解工程的成本，却没有替代后面的验证过程。

制造端的变化同样重要。如果每修改一次设计，都需要单独寻找PCB厂、采购器件和联系贴片厂，那么即使开源工程足够丰富，“边做边学”仍然会非常昂贵。在线设计、元器件采购、PCB、电子装联以及3D打印、CNC等环节正在被数字化平台连接起来，小批量、多版本的研发订单可以在同一体系中快速迭代。

因此，今天硬件开发门槛下降并不是单一技术造成的。

当设计和制造能力叠加之后，开发者才真正获得了一条过去并不普遍的路径：不必等到“全部学会”以后再开始，而可以先把第一块板子做起来，再在一次次真实的Debug中逐步理解硬件。

AI已经接管了多少硬件设计？

如果说开源工程改变的是学习路径，那么生成式AI正在继续向硬件开发的核心环节推进：过去必须由工程师亲手完成的选型、原理图、PCB Layout，现在到底有多少已经可以交给机器？

目前市场上大量产品都在使用“AI EDA”、“AI PCB”、“AI Hardware Engineer”这样的名称，但其自动化程度差异很大。有些只是用大模型查询Datasheet、解释电路；有些能够辅助器件选型；再进一步的产品已经可以从需求生成原理图和BOM，少数平台则开始让AI直接执行元器件Placement和PCB Routing。

如果按照机器实际承担的工程工作划分，大致可以分成六层：

A，AI知识问答；B，辅助选型与设计检查；C，自动生成局部电路；D，生成完整或接近完整的Schematic和BOM；E，自动完成PCB Placement与Routing；F，将设计直接送入采购、DFM和制造。

真正意义上的“自然语言设计硬件”，至少应该跨过D和E，而真正的“Prompt to Product”，则需要继续走到F。

截至2026年，这条路径已经出现多个不同方向的探索。

嘉立创：把设计之后的环节打通

嘉立创提供了一个很有意思的中国样本。

它目前并不适合被定义成Flux那样的“自然语言生成PCB平台”。嘉立创EDA的核心能力仍然是传统EDA自动化，包括Schematic Capture、仿真、PCB设计、DRC、Auto Router、BOM以及Pick-and-Place文件生成等；官方文档同时提供大量公开器件库、开源项目和模块复用能力。EasyEDA真正不同的地方在于，它把EDA后面原本割裂的几个环节接到了一起。

嘉立创EDA的器件库能够直接搜索LCSC/立创商城器件，其中还会标识可以由JLCPCB进行SMT装配的物料；设计完成之后，又可以继续进入PCB制造和装联流程。官方目前也把自身描述为将设计工具与物料、供应链和制造数据连接的“一站式”体系。这和嘉立创在星火大会采访中表达的思路一致。其技术人员提到，对于从0到1的开发者，平台希望把过去需要多人分别对接的设计、PCB、物料采购和贴片等工作集中起来，让开发者把更多时间放在产品本身。因此，如果按照前面的六级分类，嘉立创现阶段并不是依靠生成式AI直接跨越C、D、E，而是提前把传统EDA、开源工程和F端的制造交付连接起来。

这条路径同样重要。因为对于第一次做硬件的人来说，“不会画原理图”只是门槛之一；画完之后找不到器件、不知道PCB怎么下单、不会处理贴片，同样会让项目停下来。

Flux：自然语言开始成为EDA的新入口

如果说嘉立创解决的是“怎样让已有设计更容易变成实物”，Flux.ai试图继续向前一步：连最初的设计过程也让AI参与。

Flux目前是全球最接近“Prompt to PCB”的平台之一。

传统EDA打开以后，用户面对的是一张空白原理图，需要自己知道第一颗芯片应该放什么。Flux正在把入口变成“告诉系统你想做什么”。

其公开的AI Hardware Engineer工作流已经可以从自然语言需求开始，形成设计计划，再执行器件研究和选择、BOM与Schematic生成，并进一步参与Placement、Routing和设计检查，最终输出Gerber、BOM和Pick-and-Place等制造文件。EasyEDA

这意味着AI与EDA的关系开始从Copilot走向Agent。

Copilot更像坐在工程师旁边回答问题；Agent则开始直接进入设计环境，替工程师执行任务。

不过，这仍然不是“一句话生成一块可以量产的板”。Flux依然保留工程师审核、修改和批准的环节。因此更准确地说，目前是：

人负责需求和决策，AI开始承担越来越多设计执行。

CELUS和Circuit Mind：机器开始替工程师做“方案搜索”

另外一些AI EDA公司的重点甚至不在画PCB，而在更前面的系统架构和芯片选型。

德国CELUS的工作流已经可以从产品需求出发，把诸如工作电压、接口、温度和生命周期等条件转换成功能模块，再匹配参考设计和器件，生成Schematic和BOM，之后送入Altium、Cadence、Fusion或KiCad继续设计。

这代表EDA入口发生了一个很大的变化：

过去工程师首先考虑的是：“我应该用哪颗MCU？”

现在系统希望开发者首先告诉它：“我要做什么产品？”

英国Circuit Mind进一步把这件事情变成“设计空间搜索”。工程师输入功能、成本、功耗、尺寸以及供应链等约束，系统可以自动寻找不同器件组合，同时形成多个候选电路和BOM。一个工程师过去可能只来得及认真比较两三颗PMIC、几种MCU和少数架构，而机器理论上可以搜索远大于人力能够覆盖的组合空间。因此，AI首先替代的是查器件、比参数、找组合、验证规则这些大量重复但耗时的工作。

JITX：硬件设计开始变成“写代码”

JITX则走了另一条路线。它试图把电路本身代码化。工程师不再必须逐根连接网络、逐个拖动器件，而是通过高级描述语言定义电路结构、器件选择和设计规则，再由系统生成具体实现。

截至2026年，JITX已经将这种“Hardware as Code”继续延伸到Physical Design，支持通过代码或交互方式完成Placement，并使用Topological Autorouter在Trace Width、Clearance等约束下完成自动Routing。这条路线未必能够让一个完全不懂硬件的人马上设计复杂PCB，却可能改变专业工程师的工作方式。

软件开发经历了从机器码、汇编到高级语言的抽象层上移，JITX实际上也在提出类似的问题：硬件工程师未来是否还需要直接操作每一个器件和每一根走线？

Quilter：AI开始进入PCB设计最难自动化的部分

真正到了PCB Layout阶段，问题更加复杂。同一张Netlist可以对应无数种合法布局。器件放在哪里，去耦电容距离多远，高速信号如何走线，Return Path是否完整，这些都不只是简单的“连通关系”。

这也是传统Autorouter存在几十年，却始终没有真正取代PCB Layout工程师的原因。

Quilter目前正在直接攻这一环节。它接收已经完成的Schematic、板框和设计Constraints，再由AI自动执行元器件Placement和Routing。

其Project Speedrun使用NXP i.MX 8M Mini设计了一套SOM和Baseboard，两块8层PCB合计843颗器件、5141个Pin，Quilter负责布局布线，最终制造出的系统能够运行Linux以及DDR4、Ethernet、USB、HDMI等功能。

这至少证明了一件事情：AI自动Layout已经开始从简单Maker板进入复杂嵌入式计算板。

AI硬件设计工具能力对比，来源：与非研究院整理

缺失的一环，AI设计与制造供应链还没完全连接

把目前几类平台放在一起看，可以发现硬件开发链条正在出现非常清晰的分工：

CELUS、Circuit Mind主要在自动化“应该用什么”，把需求转化为系统架构、器件选择和Schematic；Flux试图把自然语言、原理图和PCB设计连接起来；JITX把设计提升到代码和规则层；Quilter重点解决复杂PCB的Placement与Routing。另一端，JLCPCB、Seeed、MacroFab、PCBWay等数字制造平台，则负责把已经完成的设计进一步转化为元器件采购、PCB制造、SMT和装配。

也就是说，截至2026年，硬件开发链条中几乎每一个关键步骤，都已经出现了不同程度的自动化。但这些能力仍然分散在不同平台中，AI设计与真实制造之间还没有形成完整闭环。

以Flux为例，它已经可以从自然语言需求开始，生成Schematic和BOM，并利用AI辅助Placement、Routing和DRC，最终导出Gerber、BOM和Pick-and-Place等制造文件。此时，一块PCB已经基本达到“可以交给工厂”的状态。但接下来仍需要把文件交给JLCPCB、PCBWay、Seeed等制造平台，完成报价、采购和生产。

MacroFab则正好相反。它可以把Gerber、ODB++、BOM甚至原生EDA文件上传之后的报价、器件采购、替代料管理、PCB制造和装配流程数字化，甚至在元器件缺货时寻找Form-Fit-Function替代方案。但其起点依然是：客户已经拥有一个基本完成的设计。

因此，当前全球硬件工具实际上形成了两个相对独立的层级：一端是Flux、CELUS、Circuit Mind、JITX、Quilter等构成的 AI Design Layer，解决“这块板应该怎么设计”；另一端是JLCPCB、Seeed、MacroFab、PCBWay等构成的 Digital Manufacturing Layer，解决“已经设计好的板怎样采购、生产和装配”。

嘉立创提供了另一种值得观察的路径。

EasyEDA目前仍主要属于传统EDA，而不是Flux式的自然语言硬件Agent，但它已经提前把设计端与供应链和制造端连接起来。设计过程中可以直接调用元器件库，完成BOM后继续连接元器件采购、PCB和SMT；嘉立创在采访中也提到，希望把设计、元器件、PCB、贴片和小批量生产放到同一套体系中承接。其服务范围还进一步延伸到3D打印和CNC等结构件制造。

因此，嘉立创现阶段更强的是 Design之后的实物交付链条，而Flux等AI EDA公司的突破更多发生在Design之前和Design之中。两者实际上处在同一条产业链的不同位置。

真正具有颠覆性的下一代硬件平台，很可能要把这两种能力合并。

未来，开发者可能只需要提出一句需求，例如：“我要做一款电池供电、支持BLE、带三轴加速度计的小型追踪器。”系统随后自动拆解功能，完成MCU和传感器选型、Schematic和PCB Layout，并实时读取器件价格、库存和生命周期。当某颗芯片缺货或涨价时，系统能够重新寻找替代料并调整电路；进入制造阶段后，再根据真实工厂的Stack-up、线宽、过孔和装配能力执行DFM/DFA，最后完成采购、PCB、SMT和测试。

这条链路可以概括为：

Prompt → Architecture → Component Selection → Schematic → PCB → BOM/Supply Chain → DFM/DFA → PCB/SMT → Physical Product。

今天，其中每一个环节几乎都已经有人在做，真正缺少的是把它们稳定连接起来。

到那时，硬件开发才真正有机会从 Prompt to PCB 进一步走向 Prompt to Product。

从Prompt到Product：硬件开发各环节谁在自动化，来源：与非研究院整理

硬件开发门槛越来越低，小团队的竞争力体现在哪？

当AI开始参与芯片选型、原理图和PCB Layout，开源工程又提供越来越多可以直接复用的参考设计，小团队之间还靠什么拉开差距？

首先下降的，很可能是“会不会画板”本身的稀缺性。

过去，一支创业团队有没有硬件工程师，往往决定一个想法能不能真正落地。原理图、PCB、Firmware、采购、打样、贴片，每个环节都需要专门经验。现在，其中越来越多工作正在被开发板、开源工程、AI Agent和数字化制造平台封装起来。这并不意味着硬件团队不再需要工程能力，而是意味着工程资源本身不再像过去那样天然构成壁垒。

当Flux可以辅助生成原理图和PCB，当Circuit Mind可以搜索器件组合，当Quilter开始自动Placement和Routing，当嘉立创、Seeed、MacroFab这样的供应链平台把制造能力开放给小团队，一家只有三五个人的公司，也可能调用过去需要十几个人甚至几十个人才能完成的能力。

全志科技相关负责人对笔者提到，无论芯片厂商还是嘉立创，本质上都在提供越来越标准化的技术能力，最后能做出什么产品，仍然取决于创作者自己的“灵感、品味和决策”。AI可以把一个人的能力从较低水平迅速拉高，但再往上走，需要的仍然是对用户和产品的理解。

这对小团队反而可能是一种优势。大公司通常更擅长服务规模足够大的主流市场，小团队则可以从非常具体的问题切入。当芯片、模型和制造资源越来越容易获得以后，真正难复制的，反而是为什么要做这个产品，以及究竟为谁做。

第二种竞争力，是在大量可行方案中做出取舍。AI可以帮助工程师找到更多方案，却不会让产品决策自动变得简单。

恰恰相反，当选择越来越多以后，“选什么”可能变得更加重要。全志科技提到了2025年年底的AI眼镜，当时团队没有等待一颗所有指标都理想的芯片，而是利用现有芯片和外部主控组合出系统，然后后续在进行快速迭代。这使得全志科技成为当时速度最快，第一款量产落地的国产AI眼镜芯片。因为真正的产品工程始终是在成本、功耗、尺寸、体验和上市时间之间寻找平衡。AI越能承担执行工作，人的价值反而越集中到定义约束和做取舍。

第三种竞争力，是验证速度。硬件小团队过去最大的劣势之一，是试错昂贵。做错一次PCB意味着重新打板；选错一颗器件，可能需要修改原理图和Layout；真正发现产品定义有问题时，往往已经投入数月时间。

数字化制造和AI正在压缩这段反馈周期。当原理图能够更快生成，Layout时间缩短，打样、采购和贴片又能在线完成，小团队可以更频繁地把想法变成真实样机，再让真实用户决定下一版应该怎么改。

这意味着未来小团队的竞争单位可能不再是“谁第一次设计得最完整”，而是：谁能够更快完成一次“设计—制造—测试—反馈—修改”的闭环。

软件创业已经经历过类似变化。云计算普及以后，服务器不再是核心壁垒，产品迭代速度和用户理解变得更加重要。硬件现在也在出现类似趋势，只不过每一轮迭代最终仍然要面对物理世界。

过去做硬件，很大一部分能力来自“拥有”：拥有资深工程师、拥有供应链关系、拥有实验室、拥有工厂资源。未来越来越多能力则可以通过平台调用。

团队不一定拥有PCB厂，但可以调用制造服务；不一定有完整器件数据库，但可以调用供应链平台；不一定拥有庞大的硬件部门，也可以让AI承担部分设计执行。

因此，小团队未来更重要的能力可能从“什么都自己会做”，转向知道什么应该自己做，什么应该交给AI，什么应该调用外部平台，以及在哪个关键节点必须由人做最终判断。

硬件工程师的角色也会随之变化。他可能越来越少花时间逐根走线、逐个比较器件参数，而更多承担系统架构、约束定义、结果审核和量产验证。

总结：AI降低的是执行门槛，硬件竞争转向工程判断

最后，笔者认为，“不懂硬件也可以设计硬件”并不意味着硬件知识已经失去价值，而是开发者必须亲自操作的层级正在上移。

未来的软件工程师或产品开发者，可能不需要从空白原理图开始，也不必亲手完成全部PCB布线，就能快速做出第一版样机。

但样机能够运行，与产品能够量产仍是两回事。AI给出的电路可能出错，基础理论仍然决定开发者能否发现问题；进入量产后，成本、功耗、尺寸、可靠性、供应链和制造一致性又会成为新的约束。存储容量、摄像头规格，甚至蓝牙还是4G，都不是简单的参数比较，而是产品目标与工程边界之间的取舍。

未来的硬件工程师，会把查Datasheet、找器件、画图和布线等确定性工作越来越多交给AI和平台，而人的价值将更多集中到系统架构、约束定义、异常判断、产品取舍和量产验证。

硬件工程没有消失，变化的是硬件创新的门槛：从“会不会画一块板”，逐渐转向“能不能定义一个值得做的产品，并把它稳定交付出来”。让人类从重复的程序性劳动中解放出来，转向更具有创造性的脑力劳动，这可能是AI带给我们的更正向的价值。