• 正文
  • 相关推荐
申请入驻 产业图谱

锁相环(PLL)瞬态响应介绍:为啥锁定时会来回震荡?

14小时前
57
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

先快速回顾锁相环模块。参考振荡器输出频率fOSC,经过R分频器,得到鉴相频率fPD。压控振荡器输出频率fVCO,经过N分频器,反馈给鉴相器,得到反馈频率fN。环路滤波器对充放电电流进行积分,输出调谐电压,用来控制压控振荡器的输出频率。锁相环属于负反馈控制系统,输入是fPD和fN,中间输出调谐电压,驱动压控振荡器,最终输出fVCO。fVCO还可以再经过输出分频器,得到最终输出频率fOUT。

有一点很关键:除了压控振荡器之外,其余所有模块的噪声都乘以低通传递函数G/(1+GH);压控振荡器噪声则乘高通传递函数1/(1+GH)。

环路带宽BW是环路滤波器里影响瞬态响应最重要的参数,定义为开环增益G×H幅值等于1时对应的频率。

这张图展示了锁相环的瞬态响应,也就是压控振荡器调谐电压的建立过程。这里,改变压控振荡器频率所花费的全部时间,就是模拟锁定时间。

早期集成压控振荡器型频率合成器刚推出的时候,压控振荡器有多条频带,但受限于只有一个谐振电感,频率覆盖范围有限。那时候单颗芯片很难覆盖全部需求,往往需要多款器件搭配使用。现在新一代射频频率合成器一般给压控振荡器做多组谐振核,再配合输出分频器,单颗芯片就能实现宽频、无间隙的频率覆盖。

切换频率前需要做压控振荡器校准,选出适配目标频率的谐振核和对应的校准参数。校准会把压控振荡器频率预先拉到接近目标值,从而缩短后续的模拟锁定时间。校准流程本身也会改变锁相环瞬态特性:一方面会多出一段校准耗时,另一方面也会影响模拟锁定时长。现在绝大多数多核射频频率合成器的频率切换总耗时,由两部分决定:压控振荡器校准时间、模拟锁定时间。

我们放大看校准完成之后、模拟锁定阶段的波形。这一段的瞬态变化规律和模拟环路滤波器的响应特性一致。本例中频率是向下切换,所以波形走向是反过来的。

锁定时间指锁相环从一个频率切换到另一个频率,并且稳定落在设定误差范围内所花费的时间。

误差容限和几个因素有关:切换前后的频率跳变幅度,以及判定“锁定”的误差标准。锁定时间随频率跳变和误差容限呈缓慢对数关系。设定的误差容限越宽松,判定锁定就越快;同理,频率跳变越大,输出稳定下来需要的时间就越长。

除此之外,锁相环的环路带宽和相位裕度,对锁定时间的影响也很大,后面详细说明。看这张瞬态波形:压控振荡器频率冲到峰值之后,负反馈调节过头,输出频率出现振铃。只有振铃衰减到设定误差范围以内,才算锁定。会不会出现振铃,还是单调逼近目标频率,取决于环路滤波器的特性。

电荷泵输出接到环路滤波器。这个低通滤波器不断累积电荷泵送来的校正脉冲,转换成调谐电压VTUNE,用来控制压控振荡器。图里画出了调谐电压和压控振荡器输出频率随时间变化的曲线,压控振荡器频率跟着调谐电压变化。压控振荡器增益KVCO,用来表征调谐电压变化带来的频率变化量,单位一般是MHz/V。

这个阶段,电荷泵持续输出充电电流,抬高调谐电压。有时候调谐电压会先冲过目标值,鉴相器和电荷泵还没来得及做出反应来减速。

接着锁相环的负反馈开始起作用,电荷泵的占空比下降,转而拉出电流,让调谐电压往反方向走,频率在这里达到峰值。

之后环路继续校正偏高的频率,电荷泵持续灌电流,调谐电压回落,压控振荡器频率跟着降到目标值并稳定下来。频率过冲大不大、是否明显,由环路滤波器的动态特性决定。

这组曲线展示环路带宽对锁相环瞬态响应、尤其是锁定时间的影响。带宽从60kHz降到40kHz,再降到20kHz,可以看到频率稳定到目标值的时间越来越长。

锁定时间和环路带宽近似成反比,经验公式:锁定时间≈4/环路带宽。举个例子,环路带宽1kHz,锁定时间大约4ms。锁定快慢由环路带宽决定:带宽越宽,锁定越快;带宽越窄,锁定越慢。

相位裕度关乎锁相环稳定性。图里是锁相环开环传递函数的伯德图。相位裕度就是增益降到0dB时,相位距离-180°还有多少余量,计算公式:180°加上环路带宽处开环传递函数的相位值。

注意开环相位是负值,范围一般在-90°~-180°之间。我们再看相位裕度对模拟锁定时间的影响。

和环路带宽一样,相位裕度也由锁相环传递函数决定。相位裕度远低于30°时,锁相环容易不稳定,瞬态响应会出现剧烈振铃。这组仿真用的是TI一款高性能锁相环合成器,在环路带宽固定100kHz的条件下,频率从6GHz切到7GHz,相位裕度30°。哪怕相位裕度在30~45°区间,波形依然会有振铃,不过这种振铃有时候有助于压低杂散。

把相位裕度继续提高到50°,振铃会减轻,锁定时间也会变短。可以看到压控振荡器频率稳定在7GHz的速度比之前更快。兼顾锁定速度、稳定性和杂散指标,通用设计一般选45°~55°的相位裕度;48°左右通常是锁定时间的最优值。相位裕度继续拉高到接近80°,环路幅频曲线会更加平坦,有利于降低抖动。

讲完影响锁相环锁定时间的各个因素,有没有办法直接仿真芯片的实际性能?我们用PLLatinum Sim仿真工具。快速过一下瞬态响应仿真的配置步骤。

先选定要仿真的器件,然后切换到锁定时间标签页。左上角界面是锁相环配置界面,可以修改分频系数、频率,匹配你的应用场景。

下方有两张图:左边是压控振荡器频率随时间变化曲线,最终收敛到目标频率;右边是相位误差随时间变化曲线,最终收敛到0。在这里可以设置起始频率、目标频率和锁定判定误差容限,仿真完成后直接输出锁定时间结果。还可以选择是否开启压控振荡器校准;多核压控振荡器场景下,一定要勾选校准。

相关推荐

一个十几年通信研发从业经验的攻城狮,提供工作经验、行业知识分享以及相关技术讨论。