基于FPGA的FIR滤波器设计设计VHDL代码VIVADO仿真

名称：基于FPGA的FIR滤波器设计设计VHDL代码VIVADO仿真

软件：VIVADO

语言：VHDL

代码功能：

信号输入：正弦信号1、2的混频：信号1频率：4MHz,信号2频率：3MHz；采样频率：100MHz，采样点数：4096。fdatool设计低通滤波器(等波纹法设计，最小阶)，生成coe文件，vivado导入coe文件，完成FIR ip核的设计，顶层和tb文件的编写，引入信号，实现滤波。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. Testbench

6. 仿真图

部分代码展示:

LIBRARY ieee;
   USE ieee.std_logic_1164.all;
ENTITY FIR_process IS
   PORT (
      clk       : IN STD_LOGIC;--100MHz
      data_in   : IN STD_LOGIC_VECTOR(15 DOWNTO 0);--输入
      data_out  : OUT STD_LOGIC_VECTOR(39 DOWNTO 0)--输出波形
   );
END FIR_process;
ARCHITECTURE behave OF FIR_process IS
COMPONENT fir_20K
  PORT (
    aclk : IN STD_LOGIC;
    s_axis_data_tvalid : IN STD_LOGIC;
    s_axis_data_tready : OUT STD_LOGIC;
    s_axis_data_tdata : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
    m_axis_data_tvalid : OUT STD_LOGIC;
    m_axis_data_tdata : OUT STD_LOGIC_VECTOR(39 DOWNTO 0)
  );
END COMPONENT;

点击链接获取代码文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=871