同步序列发生器VHDL代码Quartus仿真

名称：同步序列发生器VHDL代码Quartus仿真

软件：Quartus

语言：VHDL

代码功能：

同步序列发生器

输出8位序列，序列可以自定义，代码中默认为“11010101”,可自行修改；

修改代码中的值即可：Predefined_sequence_liaoyuqing <= "11010101"。

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

1.工程文件

2.程序文件

3.管脚分配

4.仿真测试文件

5.仿真图

部分代码展示:

LIBRARY ieee;
   USE ieee.std_logic_1164.all;
   USE ieee.std_logic_unsigned.all;
ENTITY Synchronous_sequence_liaoyuqing IS
   PORT (
      clk_liaoyuqing            : IN STD_LOGIC;--输入50M
      rst_n_liaoyuqing        : IN STD_LOGIC;--低电平复位
      sequence_out_liaoyuqing  : OUT STD_LOGIC--同步序列输出
   );
END Synchronous_sequence_liaoyuqing;
ARCHITECTURE behave OF Synchronous_sequence_liaoyuqing IS
  --定义变量 
   SIGNAL Predefined_sequence_liaoyuqing      : STD_LOGIC_VECTOR(7 DOWNTO 0) := "00000000";
   SIGNAL Sync_sequence_liaoyuqing_out : STD_LOGIC := '0';
SIGNAL count_liaoyuqing      : STD_LOGIC_VECTOR(2 DOWNTO 0) := "000";
BEGIN
   PROCESS (clk_liaoyuqing)
   BEGIN
      IF (clk_liaoyuqing'EVENT AND clk_liaoyuqing = '1') THEN
IF (rst_n_liaoyuqing = '0') THEN--复位
Predefined_sequence_liaoyuqing <= "11010101";--复位时预定义序列，可修改为任意所需序列（8位）
ELSE
Predefined_sequence_liaoyuqing <= Predefined_sequence_liaoyuqing;
END IF;
      END IF;
   END PROCESS;

点击链接获取代码文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=611