频分复用通信系统Verilog代码Quartus仿真

名称：频分复用通信系统Verilog代码Quartus仿真

软件：Quartus

语言：Verilog

代码功能：

频分复用( FDM Frequency Division Multiplexing)就是将用于传轴信的总带宽划分成若干个子频带(或称子信道),每一个子信道传输1路信号·频分复用要求总频率宽度大于各个子信道频率之和·同时为了保证各子估道中所传输的信号互不干扰,应在各子信道之间设立隔离带,这样就保证了各路信号互不干扰条件之一)·频分复用技术的特点是所有子信道传输的信号以并行的方式工作每一路信号传输时可不考虑传输时延·因而频分复用技术取得了非常广泛的应用

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

演示视频：

设计文档：

1. 频分复用原理示意图（下图为3路频分复用）

2. 工程文件

3. 程序文件

4. 程序编译

5. RTL图

6. Testbench

7. 仿真图

整体仿真图

相位累加器模块

Sin ROM模块

部分代码展示:

`timescale 1ns / 1ps
//累加器
module Frequency_ctrl(
    input clk_50M,
    input [15:0] frequency,//频率控制字
    output [15:0] addra//输出地址
    );
 
//相位累加器位宽16位
reg [15:0] addr_sum=16'd0;
always@(posedge clk_50M)
    addr_sum<=addr_sum+frequency;//累加器
    
assign addra=addr_sum;//输出地址
endmodule

点击链接获取代码文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=433