状态机 系统设计
高精度秒表倒计时器系统的设计Verilog代码Quartus Spirit_V4开发板
FPGA verilog
倒计时器设计Verilog代码Quartus仿真
FPGA verilog
可调倒计时器设计Verilog代码Quartus仿真
51单片机 proteus仿真
基于51单片机的体育计时器【6264,100组,数码管】(仿真)
FPGA verilog
正数倒数计时器设计Verilog代码Quartus仿真
FPGA verilog
篮球记分计时器设计Verilog代码Quartus DE0-CV开发板
FPGA verilog
短跑计时器设计与实现Verilog代码VIVADO仿真
FPGA verilog
计时器日历及时间设计Verilog代码VIVADO仿真
FPGA verilog
基于FPGA的清零计时器Verilog代码Quartus 实验箱
FPGA verilog
基于FPGA的篮球比赛计分计时器Verilog代码Quartus仿真
FPGA verilog
可调倒计时器设计Verilog代码Quartus 开发板
FPGA verilog
篮球竞赛30秒计时器Verilog代码Quartus 实验箱