电子硬件助手
元器件查询
扫码加入加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加器。常用作计算机算术逻辑部件,执行逻辑操作、移位与指令调用。在电子学中,加法器是一种数位电路,其可进行数字的加法计算。三码,主要的加法器是以二进制作运算。由于负数可用二的补数来表示,所以加减器也就不那么必要。
加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加器。常用作计算机算术逻辑部件,执行逻辑操作、移位与指令调用。在电子学中,加法器是一种数位电路,其可进行数字的加法计算。三码,主要的加法器是以二进制作运算。由于负数可用二的补数来表示,所以加减器也就不那么必要。收起
查看更多
看回放
【7月2日 | 慕尼黑电子展】高层对话直播SHOW
看回放
【7月2日 | 慕尼黑电子展】DEMO秀直播
看回放
【7月1日 | 慕尼黑电子展】四方维 ×RS × Arduino 应用鉴赏SHOW
看回放
【7月1日 | 慕尼黑电子展】高层对话直播SHOW
看回放
Keysight World Tech Day-AI X Compute算力基础设施测试论坛
看回放
【2026年6月24日】瑞萨RA MCU软件架构与开发实践:RA MCU上的MicroPython
看回放
【2026年6月17日】瑞萨RA MCU软件架构与开发实践:RA MCU边缘 AI软件栈实战
看回放
第九届晶上系统生态大会(SDSoW 2026)
看回放
【2026年6月10日】瑞萨RA MCU软件架构与开发实践:RTOS 软件生态
看回放
零信任数据中心安全:基于莱迪思FPGA可信根部署SPDM
看回放
从 8 位到 32 位:PIC32CM PL10 如何实现 5V 系统性能跃迁?
看回放
【2026年6月03日】瑞萨RA MCU软件架构与开发实践:FSP 在 Keil /VSCode实践
看回放
【视频资料回顾】2026英飞凌全栈汽车车灯方案展
看回放
【2026年5月27日】瑞萨RA MCU软件架构与开发实践:掌握图形化配置器与代码生成
看回放
第五届工业技术论坛
看回放
2026英飞凌宽禁带论坛
看回放
【2026年5月20日】瑞萨RA MCU软件架构与开发实践
看回放
安森美(onsemi) 打造高性能、低功耗助听方案以及构建供应链生态圈,赋能行业发展
看回放
智赋工业·数启新程 |《人工智能驱动工业变革:发展战略、创新体系与技术路径》发布会
看回放
小K云逛展:MWC 20周年,当 AI遇到6G,谁将定义通信业的下一个十年?