扫码加入

数字芯片

加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
  • 年底了,晒晒芯片人的年终奖成色如何
    芯片行业年终奖差异显著,头部设计公司奖金普遍较高,最高可达45万以上;制造厂则相对稳定,普遍在3-8个月左右;外资企业制度规范,年终奖金目标清晰;国家机构和科研院所薪酬体系不同。
  • 浅析几个Verilog开源项目
    在数字芯片设计领域,Verilog作为硬件描述语言的代表,正通过开源项目的力量,推动着一场深刻的变革。本文将带您了解几个关键的Verilog开源项目,探讨它们如何改变工程师的学习和开发方式,分享一点自己的看法。
  • IC秋招复盘:对于非科班,什么才是真正的“准备充分”?
    大家好,我是IC修真院IPA数字流片设计项目的学员。作为一名刚刚斩获数字芯片后端工程师offer的应届毕业生,我想和大家分享一段关于方向选择、自我突破与机遇把握的真实经历。
    IC秋招复盘:对于非科班,什么才是真正的“准备充分”?
  • AI如何重塑模拟和数字芯片工艺节点迁移?
    工艺技术的持续演进推动半导体产业向更小、更快、更节能的方向发展。尽管模拟工艺节点迁移面临诸多挑战,但借助AI工具,如自动原理图迁移、基于AI的电路优化、版图智能迁移等,可以显著提高迁移效率和质量,降低成本并解锁更多可能性。数字工艺节点迁移同样受益于AI驱动的解决方案,如PPA自动优化、加快设计收敛、无缝IP集成等,带来更高的设计质量和可预测性。AI正成为支撑半导体设计创新的重要战略手段。
    AI如何重塑模拟和数字芯片工艺节点迁移?
  • AI已来 全自动智能系统设计还有多远
    “现在有超过50%的芯片设计会借助代理式AI工具来加速产品上市时间,预计未来 2年这一比例将迅速增加到超过80%。” 近日,在CadenceLIVE China 2025中国用户大会期间,Cadence高级副总裁兼系统验证事业部总经理Paul Cunningham博士如是说。 Cadence高级副总裁兼系统验证事业部总经理Paul Cunningham博士 如果把AI在芯片和系统设计中的应用和渗透
    2293
    2025/08/28
    AI已来 全自动智能系统设计还有多远
  • 聊聊数字芯片物理设计
    物理设计,就是把一个芯片的“功能规划图”,转变成一个“可建造的城市施工图”的全过程。我们物理设计师,就是那个绞尽脑汁在微观世界里规划地盘、摆放建筑、铺设道路、确保整个系统能高效、同步、稳定运行的“总工程师”。我们最终交付的,就是可以送去工厂(Foundry)制造出来的、真正的芯片版图。
    聊聊数字芯片物理设计
  • 一文了解数字芯片常用术语和行话
    本文介绍了数字芯片设计的核心概念与目标,包括PPA(功率、性能、面积)、晶圆厂、工艺节点、PDK、tapeout等基础知识,并阐述了设计流程中的关键术语,如RTL、 synthesis、SDC、floorplan、CTS、routing、STA、DRC、LVS、signoff等。文章强调了每个环节的重要性及其相互影响,提醒工程师要重视前期准备和细节把控,以确保设计成功流片。
    一文了解数字芯片常用术语和行话
  • 数字芯片设计中为什么用于仿真和性能评估的算法不一样?
    在芯片开发过程中,算法的作用贯穿整个设计和验证流程,但不同阶段的算法侧重点和实现方式各不相同。我们可以从目标、精度、实现方式、计算效率等几个维度来理解。
    数字芯片设计中为什么用于仿真和性能评估的算法不一样?
  • 如何理解数字芯片设计中的RTL(Register Transfer Level)
    RTL(寄存器传输级)是数字电路设计中对硬件功能进行抽象描述的一种层次。它的“主角”是寄存器和寄存器之间的数据通路,即在一个时钟周期内,信号会从寄存器输出,经过组合逻辑运算,最后进入下一级寄存器。
    1.7万
    2025/02/10
    如何理解数字芯片设计中的RTL(Register Transfer Level)
  • 数字芯片设计验证经验分享系列文章(第四部分):将ASIC IP核移植到FPGA上
    本系列文章从数字芯片设计项目技术总监的角度出发,介绍了如何将芯片的产品定义与设计和验证规划进行结合,详细讲述了在FPGA上使用IP核来开发ASIC原型项目时,必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始,通过阐述开发ASIC原型设计时需要考虑到的IP核相关因素,用八个重要主题详细分享了利用ASIC IP来在FPGA上开发原型验证系统设计时需要考量的因素。
    1394
    2024/08/29
    数字芯片设计验证经验分享系列文章(第四部分):将ASIC IP核移植到FPGA上
  • 数字芯片设计验证经验分享:将ASIC IP核移植到FPGA上
    本文从数字芯片设计项目技术总监的角度出发,介绍了如何将芯片的产品定义与设计和验证规划进行结合,详细讲述了在FPGA上使用IP核来开发ASIC原型项目时,必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始,通过阐述开发ASIC原型设计时需要考虑到的IP核相关因素,用八个重要主题详细分享了利用ASIC所用IP来在FPGA上开发原型验证系统设计时需要考量的因素。 本篇文章是Smart
    1084
    2024/07/26
    数字芯片设计验证经验分享:将ASIC IP核移植到FPGA上
  • 谈谈数字芯片中的握手协议
    在芯片中,握手是最古老的跨时钟域之间传输数据的方式。握手机制通过将脉冲信号展宽,待输出一侧检测到信号并将其解析为脉冲信号后,再向输入一侧发送应答信号,表明接收到信号并且传输完成。
  • 为什么终端厂商大多数选择自研数字芯片而不是模拟芯片?
    近年来,部分终端厂商开始向上游芯片设计领域拓展采用自研或联合研发的形式推出自有芯片产品,包括苹果、小米、华为、OPPO等,互联网公司如阿里巴巴、亚马逊、百度等,新能源汽车品牌如特斯拉、比亚迪等。下游行业向芯片设计领域延伸的趋势,使得下游客户在降低了自身芯片采购量的同时,还推出了竞争产品,给现存的芯片设计厂商带来了一定的竞争压力,但从芯片的分类来看,自研的产品主要集中在数字芯片领域。
    为什么终端厂商大多数选择自研数字芯片而不是模拟芯片?
  • 复杂大规模数字芯片设计,迎来简单“解题思路”
    时间来到2024年,Chiplet劲头不减。MIT科技评论将其列为2024年的十大突破性技术之一;中国新推出的《芯粒间互联通信协议》标准从1月1日起开始实施;Intel在近日CES上也推出了其第一个Chiplet汽车SoC平台,将AI PC带入到了智能汽车中。
    复杂大规模数字芯片设计,迎来简单“解题思路”
  • 结合芯片行业现状,数字芯片设计什么方向最值得投身?
    时间已经来到了2024年,芯片行业的热度已然大幅下降,但这个行业的价值依然在。芯片应用的种类繁多,也意味着芯片的类型多种多样,我也经常会被问到做芯片设计,到底哪个方向更有前景?不同类型的芯片设计岗位之间是否可以跳槽换方向,借着这个话题和关注公众号的朋友分享一下我的经验。
    结合芯片行业现状,数字芯片设计什么方向最值得投身?
  • 新思科技于2023台积公司OIP生态系统论坛上荣获多项年度合作伙伴大奖
    新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布,被评为“台积公司开放创新平台(OIP)年度合作伙伴” (Open Innovation Platform®,OIP)并获得数字芯片设计、模拟芯片设计、多裸晶芯片系统、射频(RF)设计和接口IP五项大奖。新思科技与台积公司长期稳固合作,持续提供经过验证的解决方案,包括由Synopsys.ai™全栈式AI驱动型EDA解决方案支持的认证设计流程,帮助共同客户加快创新型人工智能、汽车和高性能计算设计的开发和硅片成功。
  • A股半导体8大细分行业营收增速简析|2023年一季报
    自2022年一季度开始,全球及中国半导体销售额开始萎缩,结束了之前11个季度的增长,而库存周期时间平均每轮3-4年,本轮半导体下行时间已超一年,当前半导体市场哪些细分行业出现了边际改善呢? 与非网统计了138家A股半导体公司过去一年的单季营收增速,主要根据申银万国三级行业分类口径,统计归类到模拟芯片、数字芯片、IC封测、IC制造、半导体材料、分立器件、半导体设备、EDA等8大细分行业,以此了解半导
    A股半导体8大细分行业营收增速简析|2023年一季报
  • 今日要闻 | 百度宣布文心一言发布;全球5G签约用户数突破10亿
    科大讯飞:典型产品已全部切换成国产芯 近日,有投资者在投资者互动平台提问:人工智能必备芯片GPU,公司是自研GPU芯片吗?有考虑国产替代英伟达GPU吗? 科大讯飞3月16日在投资者互动平台表示,科大讯飞自2019年10月被列入实体清单后,与国内主要CPU、GPU厂商保持良好的沟通与合作,在国产化上稳步推动,相关服务器和产品在自主可控的技术底座上逐步实现迁移,产业链和配套链在自主可控的平台上有序完成
  • 上海立芯发布通过客户验证且商用的自动化布图规划工具LePlan
    上海立芯软件科技有限公司(简称上海立芯)于近日发布一款已通过客户验证的数字集成电路自动化布图规划工具LePlan,为国产数字集成电路后端设计全流程EDA工具的破局助力。 长期以来,在数字芯片后端设计之首的布图规划(Floorplanning)阶段,数字设计主要依赖芯片设计人员的经验来摆放宏单元(macro)。随着集成电路设计规模的持续增大和宏单元个数迅速增长,手工布图规划很难妥善考虑对后续布局布线及面积、拥塞、时序、线长等性能指标的影响。其造成的结果就是耗费大量时间进行多次迭代,不仅增加芯片
  • 数字芯片中的低功耗设计(二)
    数字芯片中典型的低功耗设计是添加clk gate。另外还有一种方法是并行与流水技术。

正在努力加载...