加入星计划,您可以享受以下权益:

  • 创作内容快速变现
  • 行业影响力扩散
  • 作品版权保护
  • 300W+ 专业用户
  • 1.5W+ 优质创作者
  • 5000+ 长期合作伙伴
立即加入
  • 正文
  • 推荐器件
  • 相关推荐
  • 电子产业图谱
申请入驻 产业图谱

为什么TSV工艺要整面电镀而不用干膜盖住只镀孔?

04/17 08:42
518
阅读需 2 分钟
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论

知识星球(星球名:芯片制造与封测社区)里的学员问: TSV镀铜工艺中,为什么不用干膜直接阻挡不需要镀铜的地方,只把孔露出来?如果只镀孔,不久不用考虑后面除去面铜的步骤了。

TSV工艺的成熟工艺,是需要整个面进行电镀,也就是在整个面上铺上种子层,再镀孔内及晶圆表面。很少见到只镀孔的,因此也不建议另辟蹊径,只镀孔是有很多问题的。

用干膜盖住部分区域进行电镀有哪些问题?

1,干膜去除难度大:干膜以固体薄膜形式,可以直接贴合到衬底上。在紫外光照射下,干膜中的光敏部分会发生化学变化,变得可溶于特定的显影剂中,而未曝光的部分则保持不溶。但是干膜曝光之后的清除过程很难,因此TSV工艺后无法有效地将表面的干膜除去。

2,孔内填充更困难:全面镀铜可以确保整个孔内表面都被铜覆盖,特别是孔的底部。如果遮住部分区域,电流过分集中在孔内,容易产生空洞等异常。

3,TSV药水可解决晶圆面铜过厚的问题。目前高端的药水可以实现面铜的厚度很薄,大大降低了工艺难度。

欢迎加入我的半导体制造知识社区,答疑解惑,上千个半导体行业资料共享,内容比文章丰富很多很多,适合快速提升个人能力,介绍如下:      《欢迎加入作者的芯片知识社区!》

推荐器件

更多器件
器件型号 数量 器件厂商 器件描述 数据手册 ECAD模型 风险等级 参考价格 更多信息
BSS84PH6327 1 Infineon Technologies AG Small Signal Field-Effect Transistor, 0.17A I(D), 60V, 1-Element, P-Channel, Silicon, Metal-oxide Semiconductor FET, GREEN, PLASTIC PACKAGE-3
暂无数据 查看
CRCW06034K75FKEA 1 Vishay Intertechnologies Fixed Resistor, Metal Glaze/thick Film, 0.1W, 4750ohm, 75V, 1% +/-Tol, 100ppm/Cel, Surface Mount, 0603, CHIP, HALOGEN FREE AND ROHS COMPLIANT

ECAD模型

下载ECAD模型
$0.06 查看
CL31B106KBHNNNE 1 Samsung Electro-Mechanics Capacitor, Ceramic, Chip, General Purpose, 10uF, 50V, ±10%, X7R, 1206 (3216 mm), 0.063"T, -55º ~ +125ºC, 7" Reel
$0.1 查看

相关推荐

电子产业图谱