芯耀
654
享有“芯片奥林匹克”的声誉的ISSCC于美国西部时间2026年2月15-19日在旧金山召开。ISSCC于1954年首次举办，是半导体和集成电路领域规模最大、最著名的国际会议。
ISSCC会议论文投稿数首次超越1000篇，达到了1025篇，从中收录了257篇，25.07%的录取率为历史新低，2024年是26.91%，已经连续两年录取率低于30%，可见竞争之激烈。
清华大学以第一作者单位发表了18篇论文，位居全球第一，紧随其后的是荷兰代尔夫特大学和韩国三星的13篇。
清华大学获接收的论文涵盖了处理器、AI加速器、高速接口、数据转换器、射频电路、电源管理、安全芯片、无线收发机、模拟电路等关键领域，这些主题与人工智能、大数据和物联网等新兴产业方向密切相关，并在体硅CMOS技术上展现了突破性的电路设计。这些突出成果与ISSCC 2026会议主题“通过IC与SoC创新推动人工智能发展（Advancing AI with IC & SoC Innovations）”紧密链接。
从入选论文历史来看，清华大学在2008年实现了ISSCC论文零的突破，从2019年开始连续8年有论文入选且进入快速增长期，到2026年实现全球领先。正如芯思想推送文章《IEEE JSSC 2023-2025中国内地高校论文排名榜单》中所说，清华大学JSSC 2023-2025三年论文统计中以60篇一作排名第一，2025年更是发文28篇，显示了清华大学最近几年在集成电路设计领域极为迅猛的发展势头。
特别要指出的是，2021年4月清华大学集成电路学院成立后，聚焦集成电路全产业链，贯彻“三位一体”教育理念，高起点建设集成电路科学与工程一级学科，每年保持10+篇的论文入选ISSCC，彰显了学院在国际上获得的认可，也反映了学院在集成电路领域的研究厚度。
下面我们对清华大学入选的这18篇论文进行总结，看看都做出了哪些技术贡献。18篇文章中有13篇是清华大学集成电路学院作为第一作者或通讯作者的论文；有5篇来自电子工程系。
Session 2：Processors
•标题：2.9 A 0.24mJ/Frame Quadratic Interpolation 4DGS Processor with Recursive Computation Reuse and Tree-Based Parallel-Rendering（亮点论文）
￮作者：X. Yang, Y. Wang, W. Xu, Y. Qin, H. Wang, R. Guo, Z. Yue, J. Gu, S. Wei, Y. Hu, S. Yin
￮技术亮点：论文提出了一款专为4D Gaussian Splatting（4DGS）设计的硬件加速器。Gaussing Splatting是2023年以来最具颠覆性的3D/4D重建与实时渲染技术，广泛应用于VR、AR和工业仿真。但是，4DGS计算对内存有极高的要求、且处理单元利用率低，需要专用处理器进行针对性的优化。此论文通过采用自适应二次帧插值、融合递归不透明度计算以及基于树状的并行像素渲染架构，解决了动态场景渲染中面临的存储瓶颈与计算冗余问题。采用28nm CMOS工艺，在仅仅3.65mm²的面积开销下实现了0.24mJ/帧的极低渲染能耗，相对于已有工作将渲染能耗降低了2.42倍，显著优化了4DGS应用的功耗表现。
•标题：2.10 A 1286fps 0.39mJ/Frame Modeling/Rendering Unified 3D GS Processor with Locality-Optimized Computation and Reconfigurable Architecture
￮作者：H. Wang*（同等贡献）, X. Feng*（同等贡献）, W. Gao, H. Yang, Y. Liu
￮技术看点：此篇论文针对3D Gaussian Splatting（3DGS）展开研究工作，核心技术亮点为：1）具备局部性感知能力的动态细粒度渲染引擎，可有效削减冗余计算；2）基于局部性优化的统一渲染工作流，可降低有效内存访问开销；3）一种面向神经建模与高斯渲染的统一可重构架构，可实现极低的芯片面积开销。在上述技术的加持下，该架构相较当前最优的3D 高斯泼溅加速器，渲染吞吐量提升了3.4 倍，单帧能耗降低74.1%，同时将建模延迟降低了一个数量级。
Session 8：Die-to-Die and High-Speed Electrical Transceivers
•标题：8.10 A 180-to-240Gb/s Analog-Intensive PAM-4 Transmitter with 0.70pJ/b Analog Power Efficiency in 65nm CMOS
￮作者：Z. Lin, H. Jia, W. Deng, S. He, C. Liu, Z. Wang, B. Chi
￮技术亮点：这篇论文采用成熟的65nm CMOS工艺，实现了单通道240Gbps的PAM4发射数据率，全片能效为1.3pJ/bit，从速度和能效来看，可以与文献中5nm/3nm的FinFET工艺相媲美。为了实现这么高的速度，这篇论文采用了大量的模拟合路器技术，引入电感和变压器拓展带宽，通过模拟时序控制环路对齐时序，从而实现了不到10ps一个UI的数据对齐和输出。这篇论文给我们的核心启示是在速度和功耗极限要求的场景下，全定制的模拟设计依然具备优势。如果迁移到先进工艺下进行设计，论文中的技术依然是有效的，但需要寻找新的模拟数字分界平衡点。
Session 9 Wireless Power
•标题：9.4 A Multi-Coil Scalable Energy-Shared Wireless Power Receiver Network for Distributed Time-Division-Multiplexing Somatosensory Cortex Stimulation
￮作者：K. Cui, Y. Lu
￮技术亮点：植入式的微型化分布式体感皮层刺激系统的无线供电是一个尚未解决的很好的技术挑战，在采用一个主线圈为多个植入的小线圈无线功能时，每个线圈接收到的能量受到线圈位置的影响，导致功能均匀。这篇论文提出了一种面向微型化分布式体感皮层刺激的系统级可扩展无线电能接收网络。通过将网络内所有接收单元的功率输出端互连，每个单元内的刺激器采用时分复用的刺激工作模式，这样分布式的每个刺激器可以使用到所有的植入线圈采集的能量，分时使用避免了相互冲突。通过柔性PCB板进行连接，依然保持了多个刺激器任意摆放的能力。基于该设计，每个单元无需额外增设接收线圈，即可具备多输入单输出（MISO）无线电能接收网络的供电能力，同时实现了供电效率与系统鲁棒性的显著提升。
Session 10 Digital Processing and Circuit Techniques
•标题：10.9 SharpSAT: A Heuristic-Learning-Based SAT Accelerator Achieving 0.8μs/16.1μs Solution Time in SAT/UNSAT Cases
￮作者：Y. Huang, H. Kong, I. Y. Chou, B. Wang, X. Kong, J. Zhu, L. Li, X. Li, H. Wang, A. Zhang, L. Liu
￮技术亮点：论文提出了一款基于启发式学习的布尔可满足性问题（Boolean Satisfiability Problem, SAT）加速器，其可满足实例（SAT）求解时延低至 0.8 微秒，不可满足实例（UNSAT）求解时延低至 16.1 微秒。论文的亮点为三大核心模块：可通过冲突推导约束实现搜索空间剪枝的快速子句学习单元；用于加速蕴含传播的双路布尔约束传播（Dual-BCP）单元；引入非确定性机制、可高效遍历解空间的启发式变量决策单元。基于28nm工艺的原型芯片实测结果显示，该设计相较已有的同类加速器，在SAT/UNSAT 实例上分别实现了21.11 倍与2.61 倍的加速比。该芯片可广泛适配芯片形式化验证、定理证明、密码分析、组合优化等SAT 高频应用场景。
Session 11：Pipeline and Ultra-High-Speed Data Converters
•标题：11.4 A 13b 500MS/s 94dB-SFDR Resistive-Input Pipelined-SAR ADC with Linear and Efficient Current-Buffer-Based Integrating Sampler（亮点论文）
￮作者：X. He, M. Gu, Y. Tao, S. Huang, Z. Zhang, Y. Zhong, N. Sun, L. Jie
￮技术亮点：这篇论文针对高速离散时间ADC 输入难以驱动、前端缓冲器功耗大的挑战，提出了一种基于电流缓冲器的积分采样方案。该方案利用无源电阻实现线性的电压-电流转换，并引入浮空电荷转移器（FCT）对电流进行低噪声的缓冲与积分，在实现高线性度、高能效的采样的同时，提供了易驱动的阻性输入。基于上述技术，该论文实现了一款500MS/s采样率的流水线-逐次逼近（Pipelined-SAR）ADC原型芯片。该芯片实测无杂散动态范围（SFDR）达到94.5 dB，刷新了200 MS/s以上采样率离散时间ADC的SFDR纪录。
Session 12: Frequency Synthesizers and VCOs
•标题：12.5 A 14GHz Chopper-Refolding Sampling PLL Achieving 33.8fsrms and 80.8dBc Reference Spur with a kT/C-Noise-Cancellation SPD
￮作者：Y. Liu, J. Zhang, X. Liu, Y. Wang
￮技术亮点：这篇论文针对采样型锁相环（SPD PLL）的采样开关热噪声问题进行了改善，巧妙的借用了SAR ADC中的kT/C噪声消除技术，通过两级采样开关、特定的采样时序，对采样开关的噪声进行运算，起到自消除的效果，从而可以在较小的采样电容的情况下，实现好的噪声性能，从而降低了驱动采样电容的能耗。还采用了Chopper技术降低1/f噪声。在VCO部分采用了课题组在RFIC2025年的成果。采用这些技术共同实现了33.8fs的RMS jitter和80.8dBc的参考杂散，具备很好的性能水平。
•标题：12.7 A 7.15-to-7.95GHz Magnetically Enhanced Feedforward Waveform-Shaping CMOS Oscillator with Implicit Common-Mode Noise Cancellation Achieving -146.72dBc/Hz PN@1MHz and 190.6dBc/Hz FoM
￮作者：R. Ma, W. Deng, H. Jia, J. Lan, Z. Wang, B. Chi
￮技术亮点：VCO作为时钟产生电路的核心模块，获得了学术界和工业界的持续关注。这篇论文将硅基VCO的性能推到了一个新的高度，在1MHz处的相位噪声相比于文献最好水平提升了6.22dB，同时FoM值依然保持在190.6dBc/Hz的高位。为了实现如此优异的相位噪声，这篇论文的主要技术创新点有：1）在作者之前CMOS串联谐振VCO工作的基础上，加入了多核技术，单片集成了16个串联谐振VCO的核心，进一步降低了噪声；2）多核之间采用环形分布式电感，提升了电感的Q值，同时起到了抑制不想要的模式的作用；3）通过电感绕线，使得栅端到漏端的磁耦合接近0，消除了共模噪声。这篇论文展示了当前最前沿的VCO相位噪声提升技术。
•标题：12.8 A 5.7mW@0.55V-to-50mW@0.9V Deeply Power-Scalable Reconfigurable Series-Resonance/Class-F VCO with Mutual-Inductance Self-Cancellation and Hybrid 8-Shaped Coupling Techniques（亮点论文）
￮作者：J. Lan, W. Deng, H. Jia, S. Zhang, Z. Wang, B. Chi
￮技术亮点：VCO电路存在经典的功耗和噪声系数的折中关系，当我们不需要很高的噪声系数时，我们希望功耗能够相应的降低。针对这点需求，这篇论文提出了一种功率可扩展的串联谐振/F类谐振可重构VCO架构，可在低功耗和低相位噪声模式之间动态切换。在电路技术上，创新的采用了互感自抵消和混合8字形耦合技术的串并联模式切换、深度功率可重构技术，功耗可以从5.7mW扩展到93.1mW，两种模式下的最优FoM分别为192.8dBc/Hz和192.1dBc/Hz。这篇论文标志着学术界在单纯的追求更好的相噪和FoM性能之外，也开始考虑VCO和实际应用场景的适配性，希望能设计出更通用的VCO电路。
Session 13: Circuits for AI and AI for Circuits
•标题：13.1 HYDAR: A 390K QPS, 1574K QPS/W Hybrid Analog/Digital Compute-in-RRAM Accelerator for Efficient Recommendation System
￮作者：J. Li, P. Yao, X. Li, Z. Hao, D. Wu, Z. Li, H. Xianyu (Beijing Elemem Technology), Lin Li (Migu Culture Technology), S. You (China Mobile Research Institute), T. Chiu (Xiamen Industrial Technology Research Institute), M. Sheng (Bytedance), W. Yang (Huawei Technologies), Q. Zhang, J. Tang, H. Qian, B. Gao, H. Wu
￮技术亮点：此论文提出了业界首款基于 28nm 工艺、面向推荐系统的混合式 RRAM 存内计算加速器，具有三大核心创新点：1) 深度学习辅助型模数转换器（DL ADCs），可实现非 Top-K 计算的提前终止，大幅削减无效计算开销；2) PPSP 数据流架构，显著提升非规则工作负载下的系统吞吐量；3) 由粗到精的分级架构设计，完整保障了系统的召回精度。基于此框架设计，论文针对性解决传统推荐系统硬件面临的非规则负载适配差、冗余计算高、能效与精度难以平衡、系统扩展性不足四大核心痛点，可落地商用级推荐系统场景。
Session 18: Technology and Circuits for Domain-Specific Accelerators
•标题：18.5 A 28nm 47.3TFLOPs/W 894mJ/Inference Visual Autoregressive Accelerator with Differential-Amplifier Speculation and Chain-Reaction-Like Parallel Generation
•作者：Z. Yue*, X. Xiang*, J. Fu, S. Wei, Y. Wang, Y. Hu, S. Yin
•技术亮点：本论文研究面向视觉自回归（Visual Autoregressive, VAR）应用的加速需求，设计实现了一款 28nm 工艺的 VAR 加速器，实测能效比达 47.3TFLOPs/W，同时弗雷歇 inception 距离（FID，图像生成质量核心指标）损失低于 0.6%，实现了近无损精度的硬件加速。本设计集成三大核心创新：可预判关键令牌以实现选择性执行的差分视觉注意力放大器；可适配有偏数据分布、全路径优化的MXINT 处理单元（PE）；以及可充分挖掘空间相关性的类链式反应并行生成机制。这款芯片核心面积5.76mm²，工作频率400MHz，针对基于DeiT/ViT 架构的VAR 模型实现了37.6 倍的加速比，面积效率达2.75TFLOPs/mm²。
Session 21: Sensor Interfaces
•标题：21.8 A CMOS Hybrid Common-Gate Current-Integrating Sampler with >37dB SNDR Across 51GHz BW in a 128GS/s Front-End
￮作者：J. Dai, Y. Zhong, Y. Tao, A. Zhang, M. Zhan, H. Zhang（Magnichip）, L. Jie, N. Sun
￮技术亮点：此论文研究提出了一款 CMOS 混合共栅电流积分型采样器，旨在破解现有宽带ADC前端在线性度、带宽与抖动性能上的固有瓶颈。该前端电路集成了三大核心设计：混合共栅V-I转换器、大量变压器耦合电感峰化技术，以及带自动电源门控的保持缓冲器；在其52GHz 的3dB 带宽临界点附近，实测实现了48.1dB 的无杂散动态范围（SFDR）与 38.6dB 的信噪失真比（SNDR）。本工作在 3dB 带宽附近实测的信噪失真比-带宽乘积性能优异，全面超越了ISSCC、JSSC、VLSI等集成电路领域顶会顶刊已发表的、带宽大于 30GHz 的同类型采样器与ADC方案。
Session 25: Hardware Security
•标题：25.6 A 17%/27% Area-/Energy-Overhead Glitch-Transition Secure SHA-3 Engine Fusing Dual-Rail Precharge Logic and Asymmetric Masking（亮点论文）
￮作者：C. Zhao, H. Shui, B. Yang, W. Zhu, Y. Cao, Z. Hou, Y. Liu, X. Han, S. Yin, W. Chen, H. Wang, J. Yang, M. Zhu（Micro Innovation Integrated Circuit Design）, A. Zhang, L. Liu
￮技术亮点：密码学的硬件实现通常容易受到侵入性物理攻击。在安全敏感的应用中，对这些攻击的防护是必不可少的，如何在对抗措施的成本和提供的安全水平之间取得有效的平衡是密码芯片设计的一个关键挑战。这篇论文把原本需要数倍面积与能耗才能实现的可证明侧信道安全，首次压缩到仅17%/27%的极低开销，通过把双轨预充电逻辑与不对称掩码深度融合，解决了长期困扰硬件SHA-3 的毛刺与过渡泄漏难题，并在超1亿条功耗/电磁测试下实现零泄漏，充分展示了安全可落地的工程实力。
Session 26: Compute Power and Supply Modulators
•标题：26.5 An Inductor-at-Middle Hybrid Buck Converter with Shared Power-Signal Path for Distributed Vertical Power Delivery
￮作者：Z. Zhu, J. Huang (University of Macau), Z. Song, Z. Yu, S. Han, S. Sin (University of Macau), Yan Lu
￮技术亮点：本论文提出了一款面向高算力芯片 2.5D/3D 封装大电流密度垂直供电场景的专用混合降压转换器，可将功率电感复用为信号反馈路径。本研究提出的开关总线复用控制机制，能够复用功率通路传输反馈信号，有效缓解了引脚密集型分布式供电网络中，信号网络与电源网络协同设计复杂度高的行业痛点。该原型芯片实测实现了3.17A/mm² 的垂直电流密度。此论文针对性解决分布式供电网络的核心设计瓶颈，可直接适配CPU/GPU、AI芯片等高端集成电路的高密度分布式供电需求。
•标题：26.9 A Compact Dual-Capacitor Relay SPT Supply Modulator with Overshoot-Free Adaptive On-Time Control for 5G FR2 CMOS PA
￮作者：Z. Yu, Z. Tong (University of Macau), J. Huang (University of Macau), J. Yin (University of Macau), Y. Lu
￮技术亮点：5G NR FR2（毫米波频段）的 CMOS 功率放大器（PA）在处理高峰均功率比（PAPR）信号时存在效率低下的问题。采用符号功率跟踪（SPT）的电源调制器可以在PA发射较低功率时降低电源电压，从而起到提升效率的作用。但是，5G NR调制对SPT电源调制器的响应速度有极高的要求。现有方案中，基于电感的SPT 方案跟踪速度提升受限，而多级开关电容方案则需要大量冗余的电容与开关器件，硬件体积与复杂度居高不下。本论文提出的双电容接力式SPT 电源调制器原型，搭载无过冲自适应恒定导通时间控制机制，仅采用一颗0402 封装电感便实现了小于290ns 的跟踪响应，可完美适配紧凑型功率放大器阵列的应用需求。
Session 31: AI Accelerators
•标题：31.8 A 28nm Speculative-Decoding LLM Processor Achieving 105-to-685μs/Token Latency for Billion-Parameter Models（亮点论文）
￮作者：Y. Wang, H. Wang, J. Yang, Y. Su, R. Guo, Z. Yue, J. Gu, S. Wei, Y. Hu, S. Yin
￮技术亮点：本文提出了一种面向十亿参数级（billion-scale）投机推理大模型（Speculative Decoding, SD）的高能效处理器，通过在指数域削减重复语义计算、跨草稿与验证模型复用通道重要性以降低权重/KV访问开销，并采用接受预测驱动的草稿–验证并行机制，显著压缩冗余运算、提升硬件利用率与能效。该芯片基于28nm CMOS工艺实现，相比已有设计能效最高提升2.29倍、吞吐提升3.04倍，在超1 Billion参数量的多种LLM模型解码任务上实现约10倍的token间延迟降低。
Session 32: Low-Power Noise-Shaping ADCs
•标题: 32.1 A 98.5dB-SNDR 250kHz-BW 1V-Supply Continuous-Time Zoom ADC with Smart-Tracking and Floating-Tail-Resistor Linearized Gm-C Loop Filter
￮作者: C. Xing, Y. Cui, Y. Zhong, S. Pan, N. Sun, L. Jie
￮技术亮点：这篇论文采用28nm CMOS工艺，实现了带宽250kHz下98.5dB的SNDR的连续时间Zoom ADC，在1V的供电电压下，其能效达到了186.5dB的FoMs，成为这一带宽下能效最高的连续时间ADC。其核心的技术要点有二：一套完全数字的自动追踪逻辑用于对输入的连续信号进行追踪并动态调整粗量化码字，替代了传统的高频高功耗高回踢问题的辅助量化器；一套兼顾高能效，高线性度，高CMRR和PSRR的新型跨导模块设计，实现在开环积分环境下的高性能表现。
Session 36: Neural and Biomedical Interfaces
•标题：36.4 ANP-OT: A 0.17nW/Synapse 0.46pJ/SOP Neuromorphic Olfactory Processor with On-Chip Transfer Learning for Non-Invasive Cross-Hospital Cross-Pulmonary-Disease Diagnosis
￮作者：D. Huo*, Z. Cheng*（同等贡献）, J. Zhang, Y. Jiang, L. Zhang, H. Wang, N. Ma, Z. Huang, M. Lin, Y. Zhao, Z. Wang, K-T. Tang, H. Chen
￮技术亮点：多数肺部疾病在早期阶段症状隐匿、易被漏诊，但早期肺部疾病患者的呼气成分与健康人群存在显著差异。这种差异会导致多通道气体传感器阵列的响应发生变化，产生可量化的数据偏差。电子鼻（E-nose）系统中的嗅觉处理器可识别这些偏差，从而实现肺部疾病的早期筛查。
本论文提出了一款支持片上迁移学习的嗅觉处理器，核心创新点为：1）采用具备侧抑制与多巴胺调控机制的仿生脉冲神经网络，可在不同医院、不同类型肺部疾病间实现快速迁移学习；2）设计了融合算子的异步可重构突触权重更新机制，将突触权重更新的训练功耗有效降低62%，训练功耗开销整体降低76.5%~86.0%。面向跨医院、跨肺部疾病的诊断场景，在 3家不同医院的临床测试中，肺部疾病检测准确率均超过94%。本工作实现了0.46皮焦每突触操作（pJ/SOP）的峰值能效，以及 0.17 纳瓦每突触的功率密度。
