芯耀
与非AI
207
大家好，这里是射频学堂！今天带大家精读一篇射频方向经典课程论文 ——《RF Receiver Systems and Circuits》，作者 Dennis Ma。全文完整梳理射频接收机三大主流架构、全套性能指标，搭配 4 款经典商用接收芯片实测案例，理论结合工程，不管是射频入门新手还是前端工程师，都有很高学习参考价值。
一、引言
近十年消费无线终端迎来爆发式增长，手机、蓝牙、WiFi、工业 ISM 设备全面普及。市场对便携设备提出更小体积、更轻重量、更低成本、更强射频性能四大硬性需求，倒逼射频 IC 工程师不断革新系统架构与底层电路拓扑。射频接收芯片的核心研发目标可以总结三点：低功耗、高接收灵敏度、宽线性动态范围，同时最大限度砍掉片外分立无源器件，简化整机外围电路。本文围绕无线设备接收前端展开讲解：先拆解三类经典接收机架构，再系统讲解接收机标准化性能评估参数，结合多篇 IEEE 顶刊芯片实例做工程落地分析，最后预判射频接收机长期发展方向。
二、接收机三大主流架构
射频接收机主流分为超外差、零中频、镜频抑制三类，每种架构优缺点、适用场景差异巨大。架构选型是射频前端顶层设计，核心评判标准：电路复杂度、硬件成本、整机功耗、片外器件数量。早年 2G 蜂窝手机几乎清一色使用超外差架构；伴随 CMOS 射频工艺、正交本振、直流校准技术成熟，零中频、镜频抑制方案逐步解决传统痛点，成为当下多模设备主流选择 [1][2]。
2.1 超外差接收机
图 1 是标准超外差接收机信号链路框图，完整信号流程如下：天线接收射频信号→频段选择滤波器滤除带外干扰→LNA 低噪声放大器放大微弱信号，抑制后级噪声→镜频抑制滤波器滤除镜频干扰（镜频和目标信道相差 2 倍中频f_IF）→射频混频器下变频得到中频 IF 信号→中频信道滤波器精准选频→解调电路还原基带信息。
单中频架构存在天生的灵敏度 & 选择性取舍矛盾：
高中频方案：镜频距离工作频段远，普通带通滤波器就能抑制，但中频信道滤波器需要极高 Q 值（Q=中心频率 / 3dB 带宽），高 Q 滤波器很难片上集成，必须外挂 SAW 晶体，增加成本；
低中频方案：信道滤波设计难度低，但镜频紧邻目标信号，普通滤波器无法充分滤除，灵敏度大幅恶化。图 2 直观对比高中频、低中频带来的镜频干扰问题。
工程上普遍采用双中频架构化解冲突：第一级下变频至高中频，快速滤除镜频；第二级二次混频降到低中频，降低信道滤波设计门槛，对讲机、老式蜂窝机大量采用该方案 [1]，如下图中b所示。
2.2 零中频接收机（直接变频接收机）
图 3 为零中频架构框图，核心逻辑：本振频率与射频载波完全一致，射频信号仅一次混频直接下变频到零频基带，基带通过低通滤波器选出目标信道。
核心优势
无中频环节，彻底消除镜频干扰，省去昂贵片外镜频滤波器；
链路精简，混频、滤波模块更少，PCB 外围元器件大幅减少；
基带滤波器采用开关电容 / 有源 RC，带宽可编程，适配宽带多制式通信。
工程硬伤（制约早期商用的关键）
直流偏移 DC Offset：本振信号通过天线、衬底反向泄漏，和自身射频信号自混频，在混频输出产生大直流电平，直接饱和后级运放、限幅器，导致解调失效；
1/f 闪烁噪声恶化：混频输出为低频基带，MOS 管固有闪烁噪声集中在零频，微弱信号下噪声基底显著抬升；
偶次失真严重：零中频需额外关注 IIP2 二阶截点，偶次失真会转化为直流干扰 [3]。
2.3 镜频抑制接收机
超外差依赖射频滤波器抑制镜频，低中频场景对滤波器 Q 值要求苛刻。镜频抑制架构不靠高阶滤波器，利用两路正交信号相位抵消消除镜频，分为 Hartley（哈特利）、Weaver（韦弗）两种。
2.3.1 哈特利（Hartley）架构
哈特利（Hartley）架构框图见图 4 (a)。射频信号分两路，分别与正交 I/Q 本振混频，两路输出滤波后其中一路做 90° 移相；两路信号相加抵消镜频、保留有用信号，相减则滤除目标、单独取出镜频。短板：对本振 90° 正交精度极度敏感，相位误差会导致镜频抑制比暴跌；同时晶圆工艺偏差造成两路 RC 通路幅度失配，进一步削弱抵消效果，典型电路见图 4 (b)[1]。
2.3.2 韦弗（Weaver）架构
整体思路和哈特利一致，改进点：把单路无源 90° 移相器替换成第二级正交混频，规避无源移相损耗；但同样受本振相位、器件匹配度限制，无法实现完美镜频对消，完整框图见图 5。
三、接收机核心性能指标解读
评判一款射频接收机好坏，有一套行业通用标准化参数。除所有 IC 都关注功耗外，射频前端重点看灵敏度、动态范围、线性度三大维度，下面结合公式、曲线通俗讲解（对应图 6 动态范围参数示意图）。
3.1 接收灵敏度：最小可检测信号 MDS
灵敏度代表接收机捕捉极弱射频信号的能力，数值越小灵敏度越高，计算公式：参数释义：
-174dBm/Hz：室温 1Hz 带宽下热噪声常数；
BW：系统工作带宽；
NF：噪声系数，整机总噪声与源热噪声比值；
SNR：解调器达到标准误码率10^-3所需信噪比。
衍生公式：
3.2 动态范围（SFDR & BDR）
动态范围代表接收机可正常解调的信号功率区间，下限是噪声基底，上限由器件非线性饱和决定，分两类：
无杂散动态范围 SFDR：噪声基底到三阶互调等于噪声功率的输入区间，衡量强邻道干扰下的接收能力
阻塞动态范围 BDR：噪声基底到 1dB 增益压缩点P_-1dB的区间，表征抗大功率阻塞信号能力
3.3 线性度关键指标（IIP3、IIP2、P-1dB）
LNA、混频器存在非线性，产生互调杂散，三个核心线性参数：
1.1dB 压缩点P-1dB：输入功率增大，线性增益下降 1dB，超过该点失真急剧恶化，和 IIP3 换算：
2.输入三阶截点 IIP3：基波与三阶互调曲线交点，所有架构必测指标，IIP3 越大线性越好；3.输入二阶截点 IIP2：仅零中频重点考核，表征偶次失真、直流干扰水平。
3.4 多级级联系统指标计算
接收机由 LNA、混频、基带放大器多级串联，整机噪声、线性不能单看某一级，以三级链路（图 7）为例：
总噪声系数（线性值计算）
规律：第一级 LNA 噪声对整机起决定性作用，前级增益会压制后级噪声影响；
总输入三阶截点（线性值计算）
规律：前级增益越高，后级非线性对整机线性度破坏越严重。
四、四大经典射频接收芯片工程案例
前文提到早年超外差一统天下，零中频因直流偏移难以普及；伴随校准、差分隔离电路成熟，零中频、韦弗镜频抑制芯片大规模商用。本节选取 4 篇 IEEE JSSC 经典芯片，覆盖 ISM、WCDMA、5G WLAN、双频段蜂窝四大场景，3 款零中频 + 1 款镜频抑制。
案例 1：902~928MHz ISM 跳频扩频零中频接收机（图 8）
电路设计：巴伦输入全差分共栅 LNA，天然匹配 50Ω 射频阻抗，片上电感做负载；
无需外挂镜频滤波器，LNA 仅驱动容性负载；
14.3MHz 开关电容滤波，7 级差分限幅器集成 RSSI 强度检测；
直流抑制方案：限幅器闭环反馈，最高消除 1V 自混频直流，4-FSK 基带直流能量低，补偿不影响解调；
实测性能：级联 NF=8.6dB，IIP3=-8.3dBm，3V 供电电流 120mA [4]。
案例 2：2GHz WCDMA 宽带零中频接收机（图 9）
应用场景：3G 宽带蜂窝；设计难点：WCDMA 基带无直流陷波，依靠全域基带伺服反馈抵消直流；扩频伪随机码平均化直流损耗，对解调影响极小；实测性能：双边带噪声 5.1dB，IIP3=-9.5dBm，IIP2=+38dBm，2.7V 供电电流 128mA [6]。
案例 3：5.2~5.7GHz WLAN 全差分零中频接收机（图 10）
应用场景：5GHz 无线局域网；抗本泄露优化：全差分架构 + 共源共栅 LNA，阻挡本振反向泄露，从源头降低直流偏移；片上电感输入匹配，VCO 缓冲器提升本振隔离、改善混频线性；实测性能：双边带 NF=3dB，输入 1dB 压缩点 - 21dBm，IIP2=16.1dBm，IIP3=-11.3dBm，3V 总功耗 114mW [7]。
案例 4：900MHz/1.8GHz 双模韦弗镜频抑制接收机（图 11）
应用场景：双频段 GSM 蜂窝；架构特点：900M/1.8G 两套独立射频通路，闲置通道断电省电；第一中频 1350MHz，镜频与信号间隔 900M，双工器即可大幅抑制镜频；通过加减 I/Q 通路切换高低频段；实测性能：900M：NF=4.7dB，IIP3=-8dBm；1.8G：NF=4.9dB，IIP3=-6dBm；3V 总功耗 75mW [8]。
五、射频接收机未来发展趋势
蓝牙、3G、WiFi 等多模无线标准普及，终端需要同时传输语音与高速大数据，对射频前端提出全新挑战，未来三大核心发展方向：
极致高集成，减少片外器件
持续研发片上电感、集成巴伦、有源滤波器，替代外挂 SAW、分立电感，缩小 PCB 面积、降低物料成本；
单芯片多模多频段一体化
一颗射频 IC 兼容蜂窝、WiFi、蓝牙、ISM 等多种制式，简化可穿戴、手机硬件设计，是消费电子刚需；
架构与电路持续优化，兼顾低功耗高性能
针对零中频直流偏移、闪烁噪声，镜频架构相位失配等固有缺陷，开发数字自适应校准、新型差分拓扑；同时在高灵敏度、宽动态范围基础上压低静态电流，适配电池供电物联网设备。
参考文献
[1] B. Razavi. RF Microelectronics[M]. Upper Saddle River: Prentice-Hall, 1998.[2] S. Mattisson. Technology Directions In Cellular Receivers.[3] H. Darabi, A. Abidi. A 4.5mW 900-MHz CMOS Receiver[J]. IEEE JSSC, 2000, 35(8):1085-1096.[4] A. Rofougaran et al. Single-Chip 900MHz Spread-Spectrum Transceiver[J]. IEEE JSSC, 1998, 33(4):535-547.[5] D. Pozar. Microwave Engineering[M]. New York: John Wiley & Sons, 1997.[6] A. Parssinen et al. 2GHz WCDMA Wideband Receiver[J]. IEEE JSSC, 1999, 34(12):1893-1903.[7] T. Liu, E. Westerwick. 5GHz CMOS WLAN Frontend[J]. IEEE JSSC, 2000, 35(12):1927-1933.[8] S. Wu, B. Razavi. Dual-Band 900/1800MHz CMOS Receiver[J]. IEEE JSSC, 1998, 33(12):2178-2185.这篇文章以及相关的射频接收机讲义已经上传值射频学堂的百度网盘，需要的同学可以在公众号对话框输入：射频接收机讲义或者20260720 获得下载链接。
