芯耀
与非AI
94
0. 阅读对象与数据声明
本文面向充电器工厂的FAE与电源工程师。所有数值以诚芯微CX78GD024E 45W双C参考设计为基准，均为参考设计典型值，供设计推算参考，最终以规格书与参考设计实测为准。凡涉及裕量、阈值之处均给出工程取值逻辑，便于读者在自己的项目中直接套用。
1. 为什么是"合封GaN主控"——架构本质
CX78GD024E = GaN功率管 + PWM控制器 + 栅驱 + 保护 + 采样，单封装集成。对比分立方案（独立PWM IC + 外置GaN + 电平转换 + 驱动 + 采样电阻），它解决的是三个工程痛点：
strong>功率环路寄生极小：开关节点（开关节点）走线短，振铃能量低，dV/dt 可控，EMI源头被压低。
strong>栅驱回路短：GaN对米勒导通（误开通）极敏感，合封使栅驱环路寄生电感降到nH级，米勒风险大幅降低。
strong>保护检测路径短：电流/电压采样在封装内完成，异常到关断延迟做到ns级，比外置采样更快。
拓扑采用高频准谐振(QR)反激 + 谷底开通(valley switching)：在谐振谷底导通，既降低开通损耗，又削掉一部分dV/dt尖峰，是45W级小体积GaN普遍选择。
2. 系统规格与双口功率预算
入：90–264VAC(47–63Hz)；整流后母线 Vbus_min≈127VDC(90VAC)、Vbus_max≈373VDC(264VAC)。
出档位：5V3A / 9V3A / 12V3A / 15V3A / 20V2.25A，PPS 3.3–21V/2.15A；单口45W Max。
口功率分配（这是双C方案的工程核心）：
1单口：0–45W任意PDO；C2单口：0–45W任意PDO。
口同时接入：总预算锁定45W；协议芯片仲裁两口PDO，初级与同步整流(SR)受同一控制器调度，典型策略为"单口满功率、双口降额至总45W并按需分配"（如一口20V2.25A=45W时另一口被限到5V；两口均需高压时按优先级或均分降额）。
键约束：两口功率绝不能叠加超45W，否则热与磁件会越界。
3. 变压器设计实战计算（可直接套用）
设计输入：Po=45W，最高压档Vout=20V，目标η=0.92，fsw≈300kHz，D_max≈0.45。
反射电压Vr：GaN耐压650V，应力比取<55% → Vr=110V。校验最恶劣 Vds_peak=Vbus_max+Vr=373+110=483V<650V，余量25.6%，合格。
匝比 n=Np/Ns：n=Vr/(Vout+Vf_sr)=110/(20+0.5)≈5.37 → 取 5.5。反验算副边反射Vds=373+20.5×5.5=485V，安全。
原边电感Lp与峰值电流Ipk：QR/BCM下 Po=½·Lp·Ipk²·fsw·η。先定Lp=82µH(工程值)，反推 Ipk=√(2·Po/(Lp·fsw·η))=√(90/(82e-6×300e3×0.92))=√3.977≈1.99A→取2.0A(留余量)。
磁芯与匝数：45W小体积选 RM8 或 EQ13/EPC25 等效，有效截面积Ae≈20–25mm²。用伏秒平衡 Np=(Vbus_min×ton)/(ΔB×Ae)，ton=D/fsw；工程结果 Np≈24T，Ns≈4–5T(n=5.5)，辅助绕组≈5T。
气隙lg：由Lp=µ0·Np²·Ae/lg反推，lg≈0.3–0.4mm，工作磁通密度 ΔB≈0.28T(目标0.25–0.3T，避开饱和与损耗尖峰)。
绕组与漏感：原边分层/三明治绕法降低漏感，漏感目标 <2%Lp(<1.6µH)；副边按电流选线径，用绞线(Litz)抑制高频趋肤损耗；双C可共副边或独立绕组。
SR选型：副边Vds应力≈Vout+Vr/n=20+485/5.5≈108V，选 100V/120V SR MOS（留余量），Rds_on取低值控导通损耗。
4. 效率拆解与CoC合规（量化）
满载效率参考设计典型值：
| 输入 | 25%负载 | 50% | 75% | 100% |
|---|---|---|---|---|
| 90VAC | 84% | 88% | 90% | 90.5% |
| 115VAC | 85% | 89% | 91% | 91.5% |
| 230VAC | 86% | 90% | 92% | 92.5% |
EU CoC V5 Tier2 对45W的平均效率限值≈0.871(10%–100%加权)；实测各输入平均效率均>0.89，留>2%裕量。DoE Level VI≥0.87×0.9≈0.783，余量充足。
损耗分解(230V满载≈3.4W)：GaN开关≈0.4W（GaN Qrr≈0，无体二极管反向恢复，开通损耗远低于硅）、SR导通≈1.1W（Rds_on×I²）、变压器铜损≈0.9W+磁损≈0.3W、整流桥≈0.3W、共模电感/控制≈0.4W。GaN的Qrr≈0是效率与温升优势的根本来源。
5. 热设计（从损耗到温升）
封装θja强烈依赖PCB：假设4层板、合封底部2oz铺铜+9×Ø0.3mm过孔导热 → θja≈35–45℃/W。
封主要发热为GaN管≈0.4W+控制≈0.2W，结温升≈0.6×40≈24℃，加环境25℃→结温≈49℃，裕量极大。
正的主要热源是SR与变压器，靠PCB铺铜与空气对流散热。建议实测：壳温<85℃@25℃环境(45W封闭壳)，温升<60℃。
额：环境温度>40℃时建议降额至40W或加辅助散热，避免磁件ΔB进入饱和区。
6. 保护机制全景（阈值表）
| 保护 | 阈值(典型) | 动作 | 恢复 |
|---|---|---|---|
| OVP输出过压 | >额定+15%(如20V档>23V) | 锁存关断 | 拔插复位 |
| UVP输出欠压 | <额定×0.5 | 关断 | 自恢复 |
| OCP逐周期限流 | Ipk≈2.2A(峰值) | 逐周期限流 | 自动 |
| OTP过温 | 结温>145℃ | 关断 | 降温自恢复 |
| SCP短路 | 输出<2V且I>OCP | 打嗝(hiccup) | 自恢复 |
| Brown-out母线欠压 | Vbus<Vth(≈70VDC) | 禁止启动 | 自恢复 |
| OLP过载 | 输出功率>110%Po | 限流/打嗝 | 自恢复 |
合封架构使采样路径短，异常到关断延迟小，对短路/过温的响应比外置方案更及时。
7. EMI实战（传导余量）
标准：EN55032 / CISPR32 Class B(ITE)。
导发射(150kHz–30MHz)：典型余量>6dB(准峰值)，平均值余量>10dB。关键频点：100–200kHz(开关基频与谐波)，共模主要来自变压器寄生电容与Y电容回路。
策清单：
1. 输入π型：共模电感2×10–30mH + X电容0.1–0.47µF + Y电容≤3.3nF；
2. 变压器加屏蔽绕组/铜箔并接静点(如Vcc或原边地)；
3. QR谷底开通降低dV/dt尖峰；
4. 频率抖动(freq dithering)展宽频谱峰值；
5. Y电容位置贴近初次级边界，最小化CM环路面积；
6. 协议小板独立布局，CC线加共模抑制，避免高频干扰PD通信。
射(30MHz–1GHz)：靠小功率回路+屏蔽+良好接地，典型易过Class B；30–100MHz段重点排查变压器与原边走线耦合。
8. 双口PD功率分配状态机
0 双口空载 → 初级待机(<30mW，突发/降频)；
1 单口接入 → 按PDO输出，单口0–45W(如20V2.25A)；
2 第二口接入 → 协议芯片重协商，总预算45W；若两口均需高压则按优先级或均分降额，若一口仅5V则另一口可满45W；
3 拔除一口 → 剩余口重新协商恢复满功率(时序<100ms)。
R与初级同步受控，动态分配延迟典型<200ms，杜绝双口叠加超预算。
9. Layout八条军规
1. 功率回路面积最小化（输入电容→变压器→GaN→SR→输出电容形成紧凑环）；
2. GaN栅驱走线极短、远离噪声源，驱动电阻贴引脚；
3. 初次级间距满足安规爬电/电气间隙，Y电容单点接地；
4. 合封底部散热焊盘大面积铺铜+阵列过孔连内层地/功率地；
5. 变压器屏蔽层接静点，降低共模；
6. 电流采样电阻(CS)开尔文连接，远离功率走线防串扰；
7. 协议小板与功率板分隔，CC线短且加ESD/TVS；
8. 输出电容与C母座就近，降低环路电感与压降。
10. 量化对比表（合封 vs 分立 vs 模块）
| 维度 | CX78GD024E合封 | 分立GaN方案 | 市面成品模块 |
|---|---|---|---|
| 主控料号数 | 1(合封) | 2–3(控制器+GaN+驱动) | 1(封闭) |
| PCBA体积(mm³) | 37×30×25≈27750 | ~40000+ | 视模块 |
| 满载效率@230V | 92.5% | 91–93% | 视模块 |
| 传导EMI余量 | >6dB | 2–5dB | 视模块 |
| BOM成本指数 | 100(基准) | 110–120 | 130–160 |
| 上市周期 | 1–2月 | 3–6月 | 即贴但不可改 |
| 可定制/改BOM | 高 | 高 | 低 |
| 原厂支持 | 评估板+FAE | 自担 | 弱 |
11. 参考设计BOM关键清单
X78GD024E ×1（合封GaN主控）
步整流MOS(100V/低Rds_on) ×1
议芯片(PD3.0+PPS) ×1
流桥(0.8–1A) ×1
压电解×3(400V/22–33µF)
模电感(2×10–30mH) ×1
压器(RM8, Np24/Ns4–5) ×1
电容(≤3.3nF)×1、X电容(0.1–0.47µF)×1
USB-C母座 ×2
12. 认证路径与裕量
DoE Level VI / CoC V5 Tier2（效率裕>2%）、CCC(GB4943安规)、UL62368(美)、CE(LVD+EMC)、PSE/KC(日韩)。原厂提供参考设计测试报告与Layout/变压器规格，降低过证迭代次数。
13. 原厂支持与获取
评估板、样品、参考设计包（原理图/PCB/变压器规格/BOM/Layout指南）、SPICE/平均模型、FAE现场支持——工厂可2周内跑通样机。完整资料见官网 cxwic.com。
t; 合封CX78GD024E用"主控+驱动+保护"单封装，把45W双C GaN的BOM、体积、上市周期与EMI一并压低，是充电器工厂做迷你双口GaN头的优选原厂方案。把这篇的计算与阈值表带进你的设计评审，能省掉第一轮样机的大部分试错。
