采用玄铁CPU+芯原NPU IP，特普斯“四合一”AI SoC落地机器人、AI一体机、AI网关等市场

边缘AI的规模化落地，长期受困于一个结构性矛盾：云端大模型能力虽强，但带宽成本高、延迟敏感、数据隐私风险突出；端侧设备则普遍算力不足，难以承载实时推理与多任务并发。当行业从“AI能否做”转向“AI如何用得起、用得好”，算力载体的定义便成为关键。

第五届滴水湖中国RISC-V产业论坛上，上海特普斯微电子市场高级总监杜云海透露，公司去年推出的EA6530，正是在这一背景下定义的一颗边缘AI SoC芯片。它没有盲目追逐千T级云端算力，而是将重心落在工业级边缘场景的真实诉求上——高算力密度、高集成度、低落地门槛。

图 | 上海特普斯微电子市场高级总监杜云海；来源：芯原

算力配置不妥协，但取舍明确

EA6530集成了八核玄铁C920v2 RISC-V CPU，主频2.0GHz，支持RVV 1.0向量扩展，整数性能优于Arm Cortex-A73约20%以上。

杜云海指出，在边缘侧，CPU并非配角：视频流的前后处理、算法调度、SLAM建图与路径规划、多传感器同步，均依赖CPU的实时响应能力。特普斯在设计之初便将CPU性能置于高位，使得单芯片在机器人、智能网关等场景中能够承担原本需要多颗芯片分拆完成的控制与计算任务。

NPU方面，EA6530采用了芯原的NPU IP，可提供24TOPS INT8算力与12TFLOPS FP16算力。不同于多数边缘芯片仅强调INT8量化性能，其FP16浮点能力的保留有明确的工程考量：大量视觉、点云、语义模型在量化至INT8后精度下降显著，反复调优的人力成本往往会抵消硬件带来的性价比优势。

杜云海强调，原生FP16支持允许算法工程师直接部署云端训练模型，精度损失可忽略，可以将算法移植周期从数周压缩至数天，这对人力有限的中小方案商尤为关键。

“以一当四”的集成度，解决系统级痛点

机器人、边缘一体机、AI网关等场景，传统方案往往采用多芯片拼凑——运动控制一颗、导航一颗、视觉推理一颗、编解码一颗。系统复杂、功耗高、开发周期长。

面对该市场痛点，杜云海指出，EA6530将CPU、NPU、VPU（支持4K@120fps编解码与16路1080P@30fps实时处理）及安全子系统集成于单芯片，提供了四合一方案。四个千兆以太网与四个USB3.0接口覆盖多网段设备接入，物理隔离的安全子系统满足工业场景对远程管理的合规要求。

这并非简单堆叠IP，而是基于对边缘侧实际外设使用频率的梳理，将芯片面积向算力倾斜，精简低频接口，在相同成本下让出更多算力资源。

RISC-V的生态成熟度正在跨越实用门槛

杜云海表示，采用RISC-V架构在2023年定义芯片时仍属前瞻决策。

而经过EA6530从流片（2025年Q1）到规模化推广（2026年）的完整验证周期，特普斯团队反馈，RISC-V在工具链完善度、操作系统适配、主流推理框架兼容性上已基本满足工业量产要求。尤其在向量计算与定制指令方面，RISC-V的开放特性为后续EA6680、EA6800等面向感知理解与物理智能的芯片迭代保留了灵活演进空间。

落地不是芯片交付，而是能力平移

芯片公司的价值不止于提供芯片，更在于帮助客户完成从“评估”到“量产”的最后一公里。杜云海指出，特普斯提供从核心模组、开发板、边缘AI盒子到智算服务器的分层硬件支撑，配套AI软件栈、NPU工具链与Model Zoo模型库，并输出算法移植与性能优化服务。这种“芯片+工具+服务”的组合，降低的是AI落地中最昂贵的试错成本。

边缘AI的市场规模以每年超过40%的速度扩张，但渗透率仍远未饱和。真正制约行业进程的，不是算法进步，而是缺少一颗“刚好够用、刚好能用、刚好不贵”的芯片。