Configuration of Phase Fractional Dividers

2023/04/25 作者：恩智浦

加入交流群

扫码加入
获取工程师必备礼包
参与热点资讯讨论

Configuration of Phase Fractional Dividers

The i.MX 6 series has several phase-locked loops (PLLs) used for clock generation. Certain PLLs also
support phase fractional dividers (PFDs) to generate additional clock outputs. The use

原创声明：本文为恩智浦原创内容，未经书面授权，不得以任何方式加以使用。转载合作

人工客服
（售后/吐槽/合作/交友）

恩智浦

恩智浦半导体创立于2006年，其前身为荷兰飞利浦公司于1953年成立的半导体事业部，总部位于荷兰埃因霍温。恩智浦2010年在美国纳斯达克上市。恩智浦2010年在美国纳斯达克上市。恩智浦半导体致力于打造全球化解决方案，实现智慧生活，安全连结。

恩智浦半导体创立于2006年，其前身为荷兰飞利浦公司于1953年成立的半导体事业部，总部位于荷兰埃因霍温。恩智浦2010年在美国纳斯达克上市。恩智浦2010年在美国纳斯达克上市。恩智浦半导体致力于打造全球化解决方案，实现智慧生活，安全连结。收起

Configuration of Phase Fractional Dividers

相关推荐