RISC-V赛道杀出国产黑马：超睿科技实现高性能处理器核IP与CPU芯片双突破

2025年7月16日，与非网记者在参观“第五届RISC-V中国峰会” 同期展台期间，看到有一个展台很特殊，展位上挤满了人，于是驻足一探究竟，原来是一家叫“超睿科技”的公司，他们最新推出的高性能8核64位RISC-V微处理器UR-DP1000，受到了行业的广泛关注。

所以，超睿科技是一家怎样的公司？为何他们的产品如此有吸引力？带着这些疑惑，记者聆听了超睿科技执行总裁、CTO蒋江在7月18日“高性能计算分论坛上”上题为《UR-DP1000：高性能8核64位RISC-V微处理器》的演讲。

根据蒋江的介绍，超睿科技成立于2021年，总部位于上海张江，在长沙和无锡设有研发中心。公司专注于研发基于RISC-V"开放"(Open）指令集架构（ISA）标准的高性能处理器核IP 与多核微处理器（CPU）芯片产品，广泛覆盖"云-边-端"主流应用场景。

超睿科技拥有一支来自国家级处理器研发机构及行业顶尖公司的一流微处理器芯片设计团队，可提供已量产化流片的高性能微处理器芯片产品及完成硅验证的高性能处理器核IP，并提供高效、完善的软件工具链。

处理器核布局：从UR-CP100到UR-CP300

关于公司最新进展，蒋江透露：“在处理器核的研发方面，超睿科技围绕高性能、高可靠性和高能效三条技术路线持续推进，其中高性能处理器核UR-CP系列已形成完整的产品迭代。”

具体来讲，公司目前第一代UR-CP100已实现RVA2标准兼容，对标ARM A76，实测性能达10.4分；第二代UR-CP200性能提升至13分，直接对标ARM A78架构；正在研发的第三代产品计划于明年一季度正式发布，其16分的性能指标将实现对ARM N2架构的追赶。

关于处理器核，蒋江进一步强调：“我们的高性能处理器核UR-CP系列已实现持续迭代，每一代在指令集支持、微架构优化及性能表现上均有显著提升。”

具体主要表现在以下几个方面：

第一代UR-CP100基于RV64GCBHX指令集，符合RVA22规范，采用乱序4发射12级流水设计，支持虚拟化扩展H及私有扩展X，可配置多级Cache并集成先进分支预测机制，实测SPECint2006达10.4/GHz。其模块化设计允许1~8核组成计算簇，共享L3 Cache并支持CHI/ACE一致性总线，适用于灵活的高性能场景。

第二代UR-CP200在RVA23规范下进一步强化向量处理能力，新增70余条增强指令，支持256b位宽的RV Vector1.0，并引入高级中断架构AIA。其乱序6发射设计推动性能提升20-25%，SPECint2006达13/GHz，直接对标ARM Cortex-A78。

第三代UR-CP300延续RVA23兼容性，面向服务器级负载深度优化6发射微架构，支持可配置向量宽度及AIA扩展，预期性能突破16分，较第二代提升20-25%，目标直指ARM Neoverse N2，计划于2026年第一季度完成IP化发布。

CPU产品布局：从边缘计算到服务器级产品线

在CPU产品布局上，超睿科技建立了三条差异化产线：面向无人系统的高端边缘计算芯片采用2-4核设计并集成AI加速能力；桌面级CPU产品UR-DP1000已完成流片并进入批量交付阶段；服务器级产品线正在研发基于第三代核的SP2000，这款32核单Die高性能芯片预计将于明年下半年启动流片。

蒋江在会议期间重点介绍了UR-DP1000高性能微处理器芯片、性能，以及围绕UR-DP1000的系统软件生态及应用情况。

据悉，UR-DP1000高性能微处理器芯片基于8个UR-CP100处理器核构建，采用12nm工艺，面向高效能计算与多样化应用场景。该芯片单核性能表现优异，SPECint2006达10.4/GHz，SPECfp2006为12.0/GHz，工作频率2.0-2.3GHz，TDP控制在30W，展现了出色的能效比。其模块化设计集成2个Cluster，每个Cluster包含4核并共享4MB L3 Cache，同时全局16MB LLC进一步优化多核数据协同，支持RV64GCBHX指令集及虚拟化扩展，满足高性能计算需求。

在SoC架构上，UR-DP1000通过Cache一致性NoC整合双通道 DDR4-3200（支持ECC）、24 lane PCIe 4.0接口及丰富外设，包括国密算法加速模块与可信随机数生成器（TRNG）。其物理设计采用FC-BGA封装，Die Size 12.8mm×12.8mm，全芯片DFT测试保障量产可靠性，2024年3月流片后快速完成Ubuntu等系统适配，验证了软硬件协同的成熟度。